Title:
パイプライン化されたアナログ・デジタルコンバータ及びそのコンバータ用の内部段増幅器及びその方法
Document Type and Number:
Japanese Patent JP3516683
Kind Code:
B2
Abstract:
PCT No. PCT/EP93/03051 Sec. 371 Date Jul. 20, 1995 Sec. 102(e) Date Jul. 20, 1995 PCT Filed Nov. 2, 1993 PCT Pub. No. WO94/11951 PCT Pub. Date May 26, 1994An interstage amplifier for a pipelined analog to digital converter comprises an operational amplifier (50) having a first pair of capacitors (55,58), a second pair of capacitors (56,57), and switching means (59-62) connected to the capacitors and amplifier. The switching means interchanges the capacitor connections to compensate for offset in the amplifier. The arrangement provides first-order correction of capacitor mismatch.
Inventors:
ジネッティ ベルナール
Application Number:
JP51166994A
Publication Date:
April 05, 2004
Filing Date:
November 02, 1993
Export Citation:
Assignee:
ヴィエルエスアイ テクノロジー インコーポレイテッド
International Classes:
H03M1/06; H03M1/44; H03M1/16; (IPC1-7): H03M1/44
Other References:
ＢＡＮＧ−ＳＵＰ ＳＯＮＧ ＥＴ ＡＬ， Ａ １２−ＢＩＴ １−ＭＳＡＰＭＰＬＥ／Ｓ ＣＡＰＡＣＩＴＯＲ ＥＲＲＯＲ ＡＶＥＲＡＧＩＮＧ ＰＩＰＥＬＩＮＥＤ Ａ／Ｄ ＣＯＮＶＥＲＴＥＲ， ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ， 米国， １９８８年１２月， ｖｏｌ．２３，ｎｏ．６， １３２４−１３３３
Ｇｉｎｅｔｔｉ Ｂ ｅｔ ａｌ， Ａ ＣＭＯＳ １３ｂｉｔ ｃｙｃｌｉｃ ＲＳＤ Ａ／Ｄ ｃｏｎｖｅｒｔｅｒ， ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ， 米国， １９９２年 ７月， ＶＯＬ．２７，ＮＯ．７， ９５７−９６４
Ｇｉｎｅｔｔｉ Ｂ ｅｔ ａｌ， Ａ ＣＭＯＳ １３ｂｉｔ ｃｙｃｌｉｃ ＲＳＤ Ａ／Ｄ ｃｏｎｖｅｒｔｅｒ， ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ， 米国， １９９２年 ７月， ＶＯＬ．２７，ＮＯ．７， ９５７−９６４
Attorney, Agent or Firm:
西脇 民雄