Title:
仮想メモリ・ベース・システムにおいて仮想アドレスを変換する方法およびシステム
Document Type and Number:
Japanese Patent JP2023504434
Kind Code:
A
Abstract:
仮想アドレスを実アドレスに変換する情報処理システムおよび方法は、データを処理するプロセッサと、データを記憶するメモリ・デバイスと、メモリ・デバイスへのアクセスを制御するように構成されるメモリ・コントローラと、を含み、プロセッサは、第１の仮想アドレスを第２の物理アドレスに変換するための要求に応答して、ページ・ディレクトリ・ベースおよび複数のメモリ・オフセットをプロセッサからメモリ・コントローラへ送信するように構成される。メモリ・コントローラは、ページ・ディレクトリ・ベースおよび第１のレベルのメモリ・オフセットを用いて第１のレベルのページ・ディレクトリ・テーブルをメモリ・デバイスから読み取り、第１のレベルのページ・ディレクトリ・テーブルを第２のレベルのメモリ・オフセットと結合し、第１のレベルのページ・ディレクトリ・テーブルおよび第２のレベルのメモリ・オフセットを用いて第２のレベルのページ・ディレクトリ・テーブルをメモリ・デバイスから読み取るように構成される。
More Like This:
| WO/2019/136969 | HIGH-EFFICIENCY METHOD FOR MAPPING PHYSICAL POSITION TO LOGICAL MAPPING POSITION |
| JP6314212 | Page table data management |
| WO/2023/209321 | EXECUTION ENVIRONMENT MISMATCH |
Inventors:
Calbet, Mohit
Tompto, Brian
Tompto, Brian
Application Number:
JP2022532005A
Publication Date:
February 03, 2023
Filing Date:
November 13, 2020
Export Citation:
Assignee:
INTERNATIONAL BUSINESS MACHINES CORPORATION
International Classes:
G06F12/1009; G06F12/1027
Attorney, Agent or Firm:
Tadashi Taneichi
Kataoka Tadahiko
Kataoka Tadahiko
Previous Patent: fiberglass insulation products
Next Patent: Cover window assembly, related articles and methods
Next Patent: Cover window assembly, related articles and methods