シーズニング方法及びプラズマ処理装置

Japanese Patent JP2024014744

A

【課題】リングアセンブリをシーズニングする技術を提供する。【解決手段】チャンバ及び前記チャンバ内に配置された静電チャックを備えたプラズマ処理装置において実行されるシーズニング方法であって、前記静電チャックは基板を支持する中央領域及び前記中央領域を取り囲み、リングアセンブリを支持する環状領域を有し、前記シーズニング方法は、前記静電チャックの前記環状領域に前記リングアセンブリを配置する工程と、前記静電チャックの前記中央領域に前記基板を配置する工程と、前記チャンバ内にプラズマを生成する工程と、前記静電チャックと前記リングアセンブリとの間の熱抵抗を算出する工程と、算出された前記熱抵抗に基づいて、前記プラズマを生成する工程及び前記算出する工程を繰り返すか否かを判断する工程とを含む。【選択図】 図７

WO/2017/030414	SUBSTRATE TREATMENT DEVICE AND SUBSTRATE TREATMENT METHOD
JP3953822	RESIST PATTERN THICKNESS-REDUCING MATERIAL, RESIST PATTERN AND METHOD OF MANUFACTURING THE SAME, AND SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
JPH0457051	FORMATION OF FINE RESIST PATTERN

Yusuke Shimizu
Satoshi Nakamura
Toshihisa Ozu
Naoki Matsumoto

JP2023102510A

February 01, 2024

June 22, 2023

Click for automatic bibliography generation  

東京エレクトロン株式会社

H01L21/3065; H01L21/31

Mutsumi Sato
Yukio Ohishi
Koichi Sawai
Kazumune Takamura

Previous Patent: Laminated electronic component and its manufacturing method

Next Patent: Detection method and plasma processing device