Bei der Montage flexibler, d. h. bis auf weniger als 70 ism gedünnter Halbleiterchips auf einem Chipträger aus Folie kommt es beim Verbiegen des Folienträgers zu Scherspannungen.

Die Größe dieser Scherspannungen hängt von den jeweiligen Dicken des Folienträgers, des Chips und einer in der Regel schichtartigen Verbindungslage zwischen dem Chip und dem Sub- strat ab. Deren Eigenschaften, insbesondere ihre Elastizi- tätsmodule, bestimmen die Größe der Scherspannungen, die selbstverständlich auch vom Krümmungsradius, d. h. von der Stärke der Verbiegung abhängen.

Bei einem bestimmten Krümmungsradius ist die Zugspannung in der konvexen Seite der Anordnung, bzw. die dazu korrespondie- rende Druckspannung in der konkaven Seite, um so größer, je dicker der gesamte Schichtaufbau ist. Diese Spannungen ge- fährden den Halbleiterchip, besonders, wenn er auf der Seite der auftretenden Zugspannung angeordnet ist ; denn eine durch Verbiegen hervorgerufene Zugspannung hält das monokristalline Silizium des Chips besonders schlecht aus. Bei den herkömmli- chen Verfahren zur Verbindung des Halbleiterchips mit dem Substrat beträgt die Dicke der Verbindungsschicht mehrere 10 ym, liegt also selbst im Bereich der Chip-und Substrat- dicken und erhöht damit maßgeblich die Scherspannung.

Dieses Problem kann teilweise behoben werden, indem die Di- mensionen des Halbleiterchips begrenzt werden, Klebe-oder Vergussmassen zur Befestigung des Chips auf dem Chipträger aus organischem Material verwendet werden oder das Substrat durch eine ausreichende Dicke und eine geeignete Wahl des Ma- terials versteift wird.

Bei der Montage eines Halbleiterchips auf einem Chipträger tritt außerdem das Problem auf, dass eine im Prinzip beliebi- ge Anzahl von Anschlusskontakten direkt mit entsprechenden Kontakten auf dem Substrat verbunden werden müssen. Die Kon- taktflächen des Substrates sind durch Metallflächen gebildet, die in einer entsprechend strukturierten Metallisierungs- schicht auf der Oberfläche des Substrates gebildet sind. Im Zuge einer zunehmenden Miniaturisierung der Halbleiterchips werden die Kontaktflächen drastisch verkleinert, wobei auch die Abstände der Kontaktflächen untereinander erheblich redu- ziert werden. Bekannte Verfahren zur Flip-Chip-Montage erlau- ben es, die Abstände der Kontaktflächen auf bis zu 50 ßm zu reduzieren, und benutzen dazu sogenannte Interposer, das heißt Zwischenlagen von typisch etwa 100 m Dicke, um die thermomechanische Fehlanpassung zwischen dem Chip und dem Substrat zu überbrücken.

Die Grenze der Kontaktdichte, die mit den bekannten Verfahren erreichbar ist, resultiert aus der großen Höhe der Anordnun- gen. Diese Höhe wird für erforderlich gehalten, um die oben beschriebenen Scherspannungen abzubauen. Derartige Scherspan- nungen treten nicht nur infolge eines Verbiegens des Chipträ- gers auf, sondern auch aufgrund des unterschiedlichen thermi- schen Ausdehnungsverhaltens zwischen Substrat und Chip. Typi- scherweise wird ein Abstand zwischen dem Substrat und dem Chip von 100 ßm nicht unterschritten. Da die für die Kontak- tierung zwischen den Kontaktflächen und den Metallflächen des Chipträgers verwendeten Lotkugeln mit einem isotropen Prozeß erzeugt werden, können die Kontaktflächen auch nicht näher als 100 Mm seitlich zueinander platziert werden.

Aufgabe der vorliegenden Erfindung ist es, anzugeben, wie ein Halbleiterchip auf einem Substrat als Chipträger montiert werden kann, so dass bei ausreichender Toleranz gegen Scher- spannungen eine hohe Kontaktdichte erreicht werden kann.

Diese Aufgabe wird mit der Anordnung eines Halbleiterchips auf einem Substrat mit den Merkmalen des Anspruches 1 gelöst.

Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.

Bei der erfindungsgemäßen Anordnung sind die Kontaktflächen des Halbleiterchips und des Substrates einander gegenüberlie- gend angeordnet und elektrisch leitend miteinander verbunden, wobei der Abstand zwischen einer jeweiligen Kontaktfläche des Halbleiterchips und der damit verbundenen Kontaktfläche des Substrats weniger als 10 m beträgt. Bei bevorzugten Ausfüh- rungsformen ist dieser Abstand nur höchstens halb so groß oder besser nur höchstens ein Viertel so groß. Ein typischer Abstand von 2 ßm zwischen den Kontaktflächen bei gleichzeitig hoher Kontaktdichte kann durch das Verfahren der Diffusions- löttechnik (SOLID), die an sich bekannt ist, erreicht werden.

Die erfindungsgemäße Anordnung mit einem geringen Abstand zwischen einer jeweiligen Kontaktfläche des Halbleiterchips und der damit verbundenen Kontaktfläche des Substrates ist insbesondere vorteilhaft bei einer Verwendung eines dünnen, flexiblen Halbleiterchips auf einem flexiblen Substrat, wie zum Beispiel einer Folie. Aber auch bei starren Substraten bietet ein geringer Abstand zwischen dem Halbleiterchip und dem Substrat Vorteile. Es wurde in Versuchen nachgewiesen, dass eine ganzflächige Verbindung von Chip und Substrat zu einer zuverlässigen Kontaktierung führt, auch wenn der Ab- stand weniger als 10 ism beträgt und die Verbindungszone oder Verbindungsschicht aus einem Material besteht, das kein pla- stisches Fließen ermöglicht, wie z. B. die intermetallischen Phasen des Verbindungsmaterials, das beim Diffusionslöten eingesetzt wird.

Um eine ganzflächige Verbindung zusätzlich zu den Kontaktflä- chen zu erreichen, kann der Chip mit dem Substrat verklebt werden, oder es kann auf der Chipoberseite zusätzlich zu den metallischen Kontaktflächen zumindest eine weitere Metallflä- che vorgesehen werden, die mit einer auf dem Substrat gegen-

überliegend angeordneten weiteren Metallfläche in demselben Verfahrensschritt verlötet wird, in dem auch die Kontaktflä- chen elektrisch leitend miteinander verbunden werden. Das kann durch das angegebene Verfahren des Diffusionslötens ge- schehen. Es werden so die elektrisch leitenden Verbindungen zwischen den Kontaktflächen auf dem Chip und auf dem Substrat hergestellt und gleichzeitig entsprechende Verbindungen zwi- schen den weiteren Metallflächen auf dem Substrat und dem Chip, die nur für die mechanische Verbindung vorgesehen sind.

Dabei kommt es auf einen ausreichend großen Flächenanteil an, in dem der Halbleiterchip und das Substrat miteinander ver- bunden sind. Bei hohen Kontaktdichten kann die Verbindungs- fläche, die durch diejenigen Metallflächen gebildet wird, die für eine elektrische Verbindung vorgesehen sind, bereits ge- nügen, so dass es nicht erforderlich ist, dass weitere, nur für die mechanische Verbindung vorgesehene Metallflächen vor- handen sind. Die seitlichen Abstände zwischen den Kontakten und gegebenenfalls den weiteren Metallflächen müssen klein sein, um eine zuverlässige und dauerhafte Verbindung zu er- reichen ; bei der erfindungsgemäßen Anordnung lassen sich we- gen der geringen Schichtdicken der Kontakte und der Verbin- dungszone oder Verbindungsschicht minimale seitliche Abstände realisieren. Falls eine weitere Metallfläche zur mechanischen Verbindung vorhanden ist, kann diese weitere Metallfläche auch als elektrische Verbindung oder Kontakt vorgesehen sein.

Es folgt eine genauere Beschreibung von Beispielen der erfin- dungsgemäßen Anordnung, die weitere Metallflächen aufweisen, anhand der Figuren 1 bis 6.

Die Figuren 1 bis 3 zeigen verschiedene Ausgestaltungen für eine Anordnung der Kontaktflächen und Metallflächen auf der Chipoberseite.

Die Figur 4 zeigt eine alternative Ausgestaltung der für eine Verbindung vorgesehenen Metallfläche.

Die Figur 5 zeigt eine Oberseite eines Substrates, das mit Metallflächen zur Befestigung und Kontaktierung eines Chips versehen ist.

Die Figur 6 zeigt eine Anordnung mit einem Chip und einem Substrat gemäß Figur 5 im Querschnitt.

In Figur 1 ist die Oberseite eines Chips 1 dargestellt, der mit Kontaktflächen 3 für einen elektrischen Anschluss sowie mit einer weiteren Metallfläche 2 für eine Verbindung mit dem Substrat versehen ist. Diese Metallflächen können aus einer Metallisierung strukturiert sein. Die Kontaktflächen 3 dienen dem elektrischen Anschluss des Chips mit den entsprechenden Kontaktflächen eines Substrats, auf das der Chip montiert wird. Das Substrat weist ebenfalls eine weitere Metallfläche auf, die der weiteren Metallfläche 2 des Chips gegenüberlie- gend angeordnet ist und für eine Verbindung damit vorgesehen ist. Diese Verbindung kann in demselben Verfahrensschritt hergestellt werden, in dem auch die elektrisch leitenden Ver- bindungen zwischen den Kontaktflächen 3 hergestellt werden.

Dafür ist z. B. das erwähnte Diffusionslöten geeignet. In diesem Beispiel sind die Kontaktflächen 3 am Rand des Chips 1 angeordnet, während die Innenfläche der Chipoberseite groß- flächig mit der weiteren Metallfläche 2 versehen ist.

In Figur 2 ist ein Beispiel gezeigt, bei dem auf der Obersei- te eines Chips 1 die für elektrischen Anschluss vorgesehenen Kontaktflächen 3 in einem inneren Bereich der Oberseite ange- ordnet sind, während die weitere Metallfläche 2, die der me- chanischen Verbindung zum Substrat dient, diese Kontaktflä- chen 3 nach Art eines längs des Randes umlaufenden Stützrin- ges ausgebildet ist. In diesem Fall sind die Kontaktflächen 3 nicht frei von der Seite zugänglich und müssen gegen die wei- tere Metallfläche 2 isoliert angeschlossen werden. Das kann z. B. durch eine Flip-Chip-Montage auf einem Substrat mit ei-

ner gleichartigen Strukturierung einer auf der Oberseite an- gebrachten Metallisierung erfolgen.

In der Figur 3 ist eine Möglichkeit angegeben, wie auch bei Kontaktflächen 3, die am Rand des Chips 1 angeordnet sind, die weitere Metallfläche 2, die der Verbindung des Chips mit einem Substrat dient, bis an den Rand der Chipoberseite aus- gebildet werden kann. Die Kontaktflächen 3 sind hier in Aus- nehmungen der weiteren Metallfläche 2 angeordnet. Zwischen den Kontaktflächen 3 ist die weitere Metallfläche 2 bis zum Rand der Chipoberseite ausgebildet.

Die weitere Metallfläche kann grundsätzlich in jeder beliebi- gen Form gestaltet sein. Statt einer rechteckigen Ausgestal- tung wie in den Figuren 1 und 2 ist es sogar vorteilhaft, diese Metallfläche 2 entsprechend der Figur 4 mit abgeschräg- ten Ecken auszubilden. Der eingezeichnete Abstand 4 beträgt typisch z. B. 100 m. Statt dessen können die Ecken der wei- teren Metallflächen auch abgerundet sein. Es können ebenso mehrere weitere Metallflächen vorhanden sein, die außerhalb der von den Kontaktflächen 3 eingenommenen Bereiche angeord- net sind.

In der Figur 5 ist die Oberseite eines Substrates 7 darge- stellt, auf der Kontaktflächen 3 und weitere Metallflächen 2 vorhanden sind und außerhalb der durch die Kontaktflächen und die weiteren Metallflächen eingenommenen Bereiche eine Füll- schicht 5 vorhanden ist (Underfill), die vorzugsweise durch eine Vergussmasse oder Klebemasse aus einem elastischen oder zähen Polymerfilm gebildet ist. Durch diese Füllschicht 5 wird bewirkt, dass eine ganzflächige Verbindung zwischen dem Chip und dem Substrat hergestellt wird. Die Bereiche der dem Substrat zugewandten Oberfläche des Chips, auf denen sich keine Metallflächen befinden, können auf diese Weise mit dem Substrat verbunden werden oder statt dessen auch ohne mecha- nischen Kontakt zum Substrat frei zum Substrat verschiebbar bleiben.

Bei Erwärmung dehnt sich der Chip mit 2 bis 3 ppm/K aus, das Substrat aber mit 18 bis 20 ppm/K. Die resultierende Scher- spannung belastet die punktuellen Kontaktflächen 3, wobei die Scherspannung eine Verformung der Lotkugeln bewirkt, die die Spannung aufnehmen. Eine ganzflächige Verklebung von Chip und Substrat durch ein Underfill mindert zusätzlich die Spannung.

Im Fall kleiner Kontaktflächen ist die punktuelle Belastung der Anschlüsse aber noch größer und führt zum Abreißen der Metallisierungen von Chip oder Substrat. Die erfindungsgemäße Anordnung bietet daher einen praktikablen Ausweg, mit dem ei- ne dauerhafte Verbindung eines Halbleiterchips mit einem Sub- strat auch bei Verwendung extrem kleiner und sehr dicht zu- einander angeordneter Kontaktflächen möglich ist.

Die Figur 6 zeigt die Anordnung mit einem Chip und einem Sub- strat entsprechend der Figur 5 im Querschnitt. Der Chip 1 und das Substrat 7 sind durch die Lötverbindungen 6 zwischen den Kontaktflächen 3 und den weiteren Metallflächen 2 sowie mit der Füllschicht 5 dauerhaft miteinander verbunden. Die Löt- verbindungen 6 definieren den Abstand 8 zwischen den mitein- ander verbundenen Kontaktflächen 3 bzw. weiteren Metallflä- chen 2.

Bezugszeichenliste 1 Halbleiterchip 2 weitere Metallfläche 3 Kontaktfläche 4 Abstand 5 Füllschicht 6 Lötverbindung 7 Substrat 8 Abstand