本发明涉及液晶显示技术领域， 尤其涉及阵列基板及其制备 方法和显示装置。 背景技术

由于非晶硅存在因本身自有的缺陷而导致的开 态电流低、 迁 移率低、 稳定性差等问题， 使它在很多领域受到了限制， 为了弥 补非晶硅本身缺陷， 扩大在相关领域的应用， 低温多晶硅 (Low

Temperature Poly-Silicon, LTPS) 技术应运而生。

随着薄膜晶体管液晶显示技术 ( Thin Film Transistor Liquid Crystal Display, TFT-LCD )技术的发展， 基于低温多晶硅的显 示技术逐渐成为主流。 如图 1 所示， 现有技术中的低温多晶硅薄 膜晶体管阵列基板包括： 衬底基板 101、 緩冲层 102、有源区 103、 栅电极 106、 源电极 105、 漏电极 104、 数据线 107、 透明公共电 极 108、 像素电极 109、 栅绝缘层 111、 中间介电层 112、 平坦层 113和飩化层 114。

随着像素技术开发的需求， 如何增大存储电容成为一个重要 的关注点， 现有技术中为达到增大存储电容的目的， 如图 2所示， 在阵列基板中设置有公共电极线 201 ,所述公共电极线 201与栅电 极 106同层设置， 并与位于其上方的像素电极 109共同形成存储 电容。

图 2中所示的低温多晶硅薄膜晶体管阵列基板的� �作流程具 体包括：

第一步， 参见图 3 , 在衬底基板 101上形成緩冲层 102。

第二步， 参见图 3 , 在完成緩冲层 102制作的衬底基板上， 通过构图工艺， 形成有源区 103。

第三步， 参见图 4, 在完成有源区 103制作的衬底基板上， 沉积氧化硅或氮化硅层， 形成栅绝缘层 111。 第四步， 参见图 4, 在完成栅绝缘层 111制作的衬底基板上， 利用构图工艺， 制作栅电极 106和公共电极线 201。

第五步， 参见图 4, 采用离子注射方式将高浓度的 n型杂质 离子掺杂到有源层 103的两侧， 在有源层 103的相对两侧分别形 成源电极 105、 漏电极 104。

第六步， 参见图 5, 在完成第五步的衬底基板上， 沉积氧化 硅或氮化硅层， 形成中间介电层 112; 并通过构图工艺， 形成贯穿 所述栅绝缘层 111和中间介电层 112的过孔 VI。

第七步， 参见图 6, 在完成中间介电层 112制作的衬底基板 上形成数据线 107, 且所述源电极 105通过所述过孔 VI与数据线 107电连接。

第八步， 参见图 7, 在完成数据线 107、 源电极 105和漏电极 104制作的衬底基板上， 形成平坦层 113, 并通过构图工艺， 形成 贯穿该绝缘层 113的过孔 V2。

第九步， 参见图 8, 在完成平坦层 113制作的衬底基板上， 使用磁控溅射法在平坦层 113上沉积一层透明导电薄膜， 然后利 用构图工艺， 形成透明公共电极 108。

第十步， 参见图 9, 在完成透明公共电极 108制作的衬底基 板上， 形成飩化层 114, 并通过构图工艺， 形成贯穿该飩化层 114 的过孔 V3。

第十一步，参见图 10,在完成绝缘层 114制作的衬底基板上， 使用磁控溅射法在绝缘层 113上沉积一层氧化铟锡 ITO透明导电 薄膜， 然后利用构图工艺， 形成像素电极 109, 使得所述像素电极 109通过过孔 VI、 过孔 V2和过孔 V3与漏电极 104电连接。

通过上述对现有技术中的低温多晶硅薄膜晶体 管阵列基板制 作方法的具体论述可知， 在该阵列基板中， 虽然所述公共电极线 201与栅电极 106是经过一次曝光工艺形成，但制作过程中至 少需 要通过八次曝光刻蚀等构图工艺， 该阵列基板的制作过程中仍存 在制造工艺流程复杂， 制造流程繁多， 成本高， 耗时长等问题。 发明内容

本发明实施例提供了一种阵列基板及其制备方 法和显示面 板， 用以解决现有技术中工艺复杂、 成本高、 耗时长的问题， 同 时达到增大存储电容的目的。

本发明实施例提供的阵列基板包括： 衬底基板以及设置在所 述衬底基板上的数据线和扫描线， 所述数据线和所述扫描线围成 多个像素区域， 所述像素区域内设置有薄膜晶体管、 公共电极及 公共电极线， 所述薄膜晶体管包括栅电极、 源电极、 漏电极和有 源层， 所述栅电极设置在所述有源层的上方， 所述源电极和所述 漏电极分别设在所述有源层的相对两侧， 其中， 所述数据线和所 述公共电极线同层设置在所述衬底基板上， 且位于所述有源层下 方， 所述数据线和所述公共电极线相隔设置， 所述公共电极上设 置有连接区， 所述连接区在正投影方向上至少部分与公共电 极线 的第一过孔实现电连接。 所述阵列基板中， 所述公共电极线与位 于其上方的像素电极共同形成存储电容， 达到增大存储电容的目 的； 并且， 由于所述公共电极线与数据线同层设置， 使得经过一 次曝光工艺即可形成所述公共电极线与数据线 ， 减少了制作流程， 筒化了制作工艺， 同时还达到了节省制作成本、 缩短了制作时间 的目的。

例如， 所述数据线和所述公共电极线采用相同的导电 材料制 成，使得通过一道工艺就可以制得所述数据线 和所述公共电极线， 同时能够节省制作成本。

例如， 所述有源层采用低温多晶硅材料制成， 所述源电极和 所述漏电极采用离子注入的方式形成在所述有 源层的相对两侧， 以便在源电极和漏电极之间形成导电沟道， 所述公共电极线形成 在漏电极的下方。

例如， 所述阵列基板还包括緩冲层， 所述緩冲层设置在所述 有源层的下方以及所述衬底基板的上方， 所述数据线和所述公共 电极线被所述緩冲层覆盖； 所述緩冲层， 用于阻挡后续工艺中基 板中所含的杂质扩散进入薄膜晶体管的有源层 ， 防止对薄膜晶体 管的阔值电压和漏电流等特性产生影响， 提高薄膜晶体管的质量。

例如， 所述阵列基板还包括栅绝缘层， 所述栅绝缘层设置在 所述有源层的上方以及所述栅电极的下方， 用于将所述有源层和 所述栅电极 隔离。

例如， 所述阵列基板还包括设置在所述栅电极上方的 中间介 电层， 用于将所述栅电极和位于该中间介电层上的其 它电极隔离。

例如， 所述緩冲层、 所述栅绝缘层和所述中间介电层在对应 着所述数据线的位置开设有第二过孔， 所述栅绝缘层和所述中间 介电层在对应着所述源电极的位置开设有第三 过孔， 所述数据线 和所述源电极通过所述第二过孔以及所述第三 过孔电连接。

例如， 所述阵列基板还包括设置在中间介电层上方的 像素电 极， 以及设置在所述像素电极和所述公共电极之间 的飩化层； 所 述像素电极与所述公共电极在正投影方向上至 少部分重叠；

所述公共电极位于飩化层的上方， 所述像素电极位于飩化层 的下方， 所述栅绝缘层、 所述中间介电层在对应着所述漏电极的 位置开设有第四过孔， 所述像素电极和所述漏电极通过所述第四 过孔电连接， 所述公共电极为狭缝状， 所述像素电极为板状或狭 缝状， 连接区与公共电极线之间的第一过孔贯穿緩冲 层、 栅绝缘 层、 中间介电层和飩化层； 或者， 所述公共电极位于飩化层的下 方， 所述像素电极位于飩化层的上方， 所述栅绝缘层、 所述中间 介电层在对应着所述漏电极的位置开设有第四 过孔， 所述飩化层 在对应着所述漏电极的位置开设有第五过孔， 所述像素电极和所 述漏电极通过所述第四过孔和第五过孔电连接 ， 所述公共电极为 板状或狭缝状， 所述像素电极为狭缝状， 所述连接区与公共电极 线之间的第一过孔贯穿緩冲层、 栅绝缘层和中间介电层。

例如， 所述阵列基板中还包括遮光金属层， 所述遮光金属层 与所述数据线和公共电极线同层设置在所述衬 底基板上， 所述遮 光金属层设置在所述有源层下方， 且在正投影方向上与所述有源 层至少部分重叠； 所述遮光金属层设置在所述源电极和所述漏电 极对应的区域 之间， 且在正投影方向上与所述栅电极至少部分重叠 ， 用于将照 射到所述漏电极和所述源电极之间的区域的部 分光线遮住， 从而 减小薄膜晶体管的漏电流。

例如， 所述有源层中还设置有轻掺杂漏电极， 所述轻掺杂漏 电极设置在所述源电极和所述漏电极之间， 且分布在所述栅电极 对应的区域的两侧； 所述轻掺杂漏电极能够同时起到降低薄膜晶 体管的漏电流的作用。

本发明实施例提供了一种显示面板， 所述显示面板包括上述 的阵列基板。

本发明实施例提供了一种阵列基板的制备方法 ， 所述方法包 括形成数据线、 扫描线、 公共电极和公共电极线的步骤和形成薄 膜晶体管的步骤， 形成所述薄膜晶体管包括形成栅电极、 源电极、 漏电极和有源层的步骤， 所述公共电极、 公共电极线和薄膜晶体 管均形成在由所述扫描线和所述数据线围成的 多个像素区域内， 其中， 所述数据线和所述公共电极线同层形成在衬底 基板上， 且 在所述有源层下方， 所述公共电极上同层形成有连接区， 所述连 接区在正投影方向上至少部分与公共电极线重 叠， 所述公共电极 与公共电极线通过形成在连接区与公共电极线 之间的第一过孔实 现电连接。

例如， 所述制备方法具体包括：

在衬底基板上采用构图工艺同时形成包括所述 数据线、 公共 电极线的图形， 所述数据线、 所述遮光金属层和所述公共电极线 相隔设置；

形成緩冲层和包括有源层的图形； 所述緩冲层覆盖所述公共 电极线和所述数据线， 所述包括有源层的图形形成在所述緩冲层 上；

形成栅绝缘层和包括所述栅电极的图形；

形成所述源电极和所述漏电极的图形， 所述源电极和所述漏 电极采用离子注入方式形成在所述有源层的相 对两侧； 例如， 所述制备方法还包括形成公共电极、连接区和 像素电 极的以下步骤：

形成中间介电层以及包括第一过孔、 第二过孔、 第三过孔以 及第四过孔的图形， 其中： 所述第一过孔形成在所述连接区与所 述公共电极线之间， 贯穿所述緩冲层、 栅绝缘层、 中间介电层， 所述第二过孔形成在对应着所述数据线的位置 并贯穿所述緩冲 层、 栅绝缘层和中间介电层， 所述第三过孔形成在对应着所述源 电极的位置并贯穿所述栅绝缘层和中间介电层 ， 所述第四过孔形 成在对应着所述漏电极的位置并贯穿所述栅绝 缘层和中间介电 层；

形成包括所述公共电极和连接区的图形， 所述第一过孔、 第 二过孔、 第三过孔和第四过孔中同时填充有用于形成所 述公共电 极的导电材料， 所述数据线与所述源电极通过所述第二过孔和 所 述第三过孔电连接；

形成所述飩化层以及在所述飩化层中形成包括 第五过孔的图 形， 所述第五过孔形成在对应着所述漏电极的位置 ， 且所述第五 过孔的位置与所述第四过孔的位置相对应；

形成包括像素电极的图形， 所述第五过孔中填充有用于形成 所述像素电极的导电材料， 所述像素电极与所述漏电极通过所述 第四过孔和所述第五过孔电连接。

上述形成公共电极、 连接区和像素电极的方法， 适用于所述 公共电极位于所述像素电极下方的阵列基板。 而对于所述公共电 极位于所述像素电极上方的阵列基板中， 所述制备方法还包括形 成公共电极、 连接区和像素电极的以下步骤：

形成中间介电层以及包括第二过孔、 第三过孔以及第四过孔 的图形， 其中： 所述第二过孔形成在对应着所述数据线的位置 并 贯穿所述緩冲层、 所述栅绝缘层和所述中间介电层， 所述第三过 孔形成在对应着所述源电极的位置并贯穿所述 栅绝缘层和所述中 间介电层， 所述第四过孔形成在对应着所述漏电极的位置 并贯穿 所述栅绝缘层和所述中间介电层； 形成包括所述像素电极的图形， 所述第二过孔、 第三过孔和 第四过孔中同时填充有用于形成所述像素电极 的导电材料， 所述 数据线与所述源电极通过所述第二过孔以及所 述第三过孔电连 接， 所述像素电极与所述漏电极通过所述第四过孔 电连接；

形成所述飩化层以及包括公共电极和连接区的 图形， 所述飩 化层完全覆盖所述像素电极， 所述包括公共电极和连接区的图形 形成在所述飩化层的上方， 以及形成所述连接区与所述公共电极 线之间的第一过孔， 所述过第一孔贯穿所述緩冲层、 栅绝缘层、 中间介电层和飩化层。

例如， 所述形成源电极和所述漏电极的步骤还进一步 包括： 采用离子注入方式在所述有源层中形成轻掺杂 漏电极， 所述轻掺 杂漏电极形成在所述源电极和所述漏电极之间 ， 且分布在所述栅 电极对应的区域的两侧； 所述轻掺杂漏电极同时起到降低薄膜晶 体管的漏电流的作用。

例如， 所述形成包括所述数据线、公共电极线的图形 的步骤 还进一步包括： 在衬底基板上形成遮光金属层， 所述遮光金属层 与所述数据线和公共电极线同层形成， 所述遮光金属层形成在所 述有源层下方， 且在正投影方向上与所述有源层至少部分重叠 。

例如， 所述形成包括所述数据线、公共电极线的图形 的步骤 中形成的所述遮光金属层为至少一片， 在形成栅绝缘层和包括所 述栅电极的图形中形成的所述栅电极为至少一 个； 所述遮光金属 层与所述栅电极位置对应形成， 用于减少薄膜晶体管的漏电流。 附图说明

图 1为现有技术中的一种阵列基板的剖面结构示� �图； 图 2为现有技术中的另一种阵列基板的剖面结构� �意图； 图 3至图 10为图 2所示的阵列基板的制备方法流程图； 图 11 为本发明实施例提供的一种阵列基板的平面结 构示意 图；

图 12为沿图 11中 A-A1方向的阵列基板的剖面结构示意图； 图 13 为本发明实施例提供的另一种阵列基板的剖面 结构示 意图；

图 14至图 18为本发明实施例一提供的一种阵列基板的制� �� 方法流程图；

图 19 为完成中间介电层制备的实施例二提供的阵列 基板的 剖面结构示意图；

图 20 为完成像素电极制备的实施例二提供的阵列基 板的剖 面结构示意图。 具体实施方式

本发明实施例提供了一种阵列基板及其制备方 法和显示面 板， 用以解决现有技术中工艺复杂、 成本高、 耗时长的问题， 同 时达到增大存储电容的目的。

下面将结合本发明实施例中的附图， 对本发明实施例中的技 术方案进行清楚、 完整地描述， 显然， 所描述的实施例仅仅是本 发明一部分实施例， 而不是全部的实施例。 基于本发明中的实施 例， 本领域普通技术人员在没有做出创造性劳动前 提下所获得的 所有其他实施例， 都属于本发明保护的范围。

本发明提供了一种阵列基板， 包括衬底基板以及设置在所述 衬底基板上的数据线和扫描线， 所述数据线和所述扫描线围成多 个像素区域， 所述像素区域内设置有薄膜晶体管、 公共电极及公 共电极线， 所述薄膜晶体管包括栅电极、 源电极、 漏电极和有源 层， 所述栅电极设置在所述有源层的上方， 所述源电极和所述漏 电极分别设在所述有源层的相对两侧， 所述数据线和所述公共电 极线同层设置在所述衬底基板上， 且位于所述有源层下方， 所述 数据线和所述公共电极线相隔设置， 所述公共电极上设置有连接 区， 所述连接区在正投影方向上至少部分与公共电 极线重叠， 所 述公共电极与公共电极线通过位于连接区与公 共电极线之间的第 一过孔实现电连接。

其中， 同层设置的数据线和公共电极线可以采用相同 的导电 材料。

其中， 所述有源层采用低温多晶硅材料， 所述源电极和所述 漏电极采用离子注入的方式形成在所述有源层 的相对两侧， 所述 公共电极线形成在漏电极的下方。

进一步的， 所述阵列基板还包括緩冲层， 所述緩冲层设置在 所述有源层的下方以及所述衬底基板的上方， 所述数据线和所述 公共电极线被所述緩冲层覆盖。 当然， 緩冲层的设置位置可以不 限于此， 例如设置在基板上方且数据线和公共电极线的 下方。

进一步的， 所述阵列基板还包括栅绝缘层， 所述栅绝缘层设 置在所述有源层的上方以及所述栅电极的下方 。

进一步的， 所述阵列基板还包括设置在所述栅电极上方 的中间介电层。

其中， 所述緩冲层、 所述栅绝缘层和所述中间介电层在对应 着所述数据线的位置开设有第二过孔， 所述栅绝缘层和所述中间 介电层在对应着所述源电极的位置开设有第三 过孔， 所述数据线 和所述源电极通过所述第二过孔以及所述第三 过孔电连接。

进一步的， 所述阵列基板还包括设置在中间介电层上方的 像 素电极， 以及设置在所述像素电极和所述公共电极之间 的飩化层； 所述像素电极与所述公共电极在正投影方向上 至少部分重叠； 当所述公共电极位于飩化层的上方， 所述像素电极位于飩化 层的下方时， 所述栅绝缘层、 所述中间介电层在对应着所述漏电 极的位置开设有第四过孔， 所述像素电极和所述漏电极通过所述 第四过孔电连接， 所述公共电极为狭缝状， 所述像素电极为板状 或狭缝状， 公共电极连接区与公共电极线之间的第一过孔 贯穿緩 冲层、 栅绝缘层、 中间介电层和飩化层；

当所述公共电极位于飩化层的下方， 所述像素电极位于飩化 层的上方时， 所述栅绝缘层、 所述中间介电层在对应着所述漏电 极的位置开设有第四过孔， 所述飩化层在对应着所述漏电极的位 置开设有第五过孔， 所述像素电极和所述漏电极通过所述第四过 孔和第五过孔电连接， 所述公共电极为板状或狭缝状， 所述像素 电极为狭缝状， 所述公共电极连接区与公共电极线之间的第一 过 孔贯穿緩冲层、 栅绝缘层和中间介电层。

进一步的， 所述阵列基板中还包括遮光金属层， 所述遮光金 属层与所述数据线和公共电极线同层设置在所 述衬底基板上， 所 述遮光金属层设置在所述有源层下方， 且在正投影方向上与所述 有源层至少部分重叠。

并且， 所述遮光金属层设置在所述源电极和所述漏电 极对应 的区域之间， 且在正投影方向上与所述栅电极至少部分重叠 。

进一步的， 所述有源层中还设置有轻掺杂漏电极， 所述轻掺 杂漏电极设置在所述源电极和所述漏电极之间 ， 且分布在所述栅 电极对应的区 i或的两侧。

本发明实施例一提供了一种阵列基板， 参见图 11 和图 12, 图 11为本发明实施例一提供的阵列基板的剖面结� ��示意图，图 12 为图 11所示阵列基板的平面结构示意图； 结合图 11和图 12, 可 以看出所述阵列基板包括： 衬底基板 101、 公共电极线 201、 数据 线 107、 緩冲层 102、 有源层 103、 漏电极 104、 源电极 105、 栅电 极 106、 公共电极 108、 像素电极 109, 与数据线 107交叉设置的 扫描线 110, 位于有源层 103与栅电极 106之间的栅绝缘层 111 , 位于栅电极 106与公共电极 108之间的中间介电层 112,位于公共 电极 108与像素电极 109之间的飩化层 114,以及设置在公共电极 上的连接区 115。

具体的， 所述公共电极线 201与数据线 107同层设置， 位于 所述衬底基板 101与緩冲层 102之间； 并且， 所述公共电极线 201 与数据线 107的材料相同； 此外， 所述公共电极线 201与数据线 107可以在同一次构图工艺形成。

所述緩冲层 102位于公共电极线 201与数据线 107的上方、 有源层 103的下方， 并且所述緩冲层 102覆盖位于其下方的所述 数据线 107和所述公共电极线 201;

本实施例中， 所述緩冲层 102用于阻挡后续工艺中衬底基板 中所含的杂质扩散进入薄膜晶体管的有源层 103,防止对薄膜晶体 管的阔值电压和漏电流等特性产生影响， 同时， 由于所述有源层

103采用低温多晶硅材料，而低温多晶硅通常 是用准分子激光退火 的方法形成， 因此，设置该緩冲层 102能够在后续制作有源层 103 的工艺中起到防止准分子激光退火造成的杂质 的扩散， 提高低温 多晶硅形成薄膜晶体管的质量。

所述有源层 103位于所述緩冲层 102的上方、 所述栅绝缘层 111的下方， 所述有源层 103采用低温多晶硅材料。

所述漏电极 104与源电极 105分别位于所述有源层 103的相 对两侧， 所述漏电极 104与所述源电极 105采用离子注入的方式 形成。

所述栅电极 106与扫描线 110同层设置， 位于栅绝缘层 111 与中间介电层 112之间； 并且， 所述栅电极 106的制作材料与扫 描线 110的制作材料相同， 二者可以利用同一次构图工艺形成。

所述公共电极 108位于中间介电层 112的上方、 飩化层 114 的下方， 所述公共电极 108 的制作材料可以为氧化铟锡等透明导 电材料， 且所述公共电极 108为板状或狭缝状。

所述连接区 115, 与所述公共电极 108 同层设置， 采用相同 的透明导电材料，且其在正投影方向上至少部 分与公共电极线 201 重叠。

所述像素电极 109, 位于飩化层 114的上方， 其制作材料可 以为氧化铟锡等透明导电材料， 且所述像素电极 109的形状为狭 缝状。 所述像素电极 109与所述公共电极 108在正投影方向上至 少部分重叠。

所述阵列基板中还包括第一过孔 401、 第二过孔 402、 第三过 孔 403、 第四过孔 404和第五过孔 405;

具体的， 所述第一过孔 401 用于依次贯穿所述中间介电层 112、 栅绝缘层 111和緩冲层 102, 使得公共电极线 201与公共电 极 108电连接， 并向公共电极 108提供公共电压信号；

所述第二过孔 402设置在所述緩冲层 102、所述栅绝缘层 111 和所述中间介电层 112与所述数据线 107相对应的位置； 所述第三过孔 403设置在所述栅绝缘层 111和所述中间介电 层 112与所述源电极 105相对应的位置， 使得所述源电极 105与 所述数据线 107通过所述第二过孔 402和所述第三过孔 403电连 接；

所述第四过孔 404设置在所述栅绝缘层 111、 所述中间介电 层 112与所述漏电极 104相对应的位置；

所述第五过孔 405,设置在所述飩化层 114与所述漏电极 104 相对应的位置， 使得所述漏电极 104与所述像素电极 109通过所 述第四过孔 404和所述第五过孔 405电连接。

所述第一过孔 401、 第二过孔 402、 第三过孔 403和第四过孔

404中填充有用于制作公共电极 108的透明导电材料，所述第五过 孔 405中填充有用于制作像素电极 109的透明导电材料。

本实施例中， 所述阵列基板还包括遮光金属层 116, 所述遮 光金属层 116与所述数据线 107和公共电极线 201 同层设置在所 述衬底基板 101的上方， 所述遮光金属层 116设置在所述有源层

103的下方， 且在正投影方向上与所述有源层 103至少部分重叠； 并且， 所述遮光金属层 116设置在所述源电极 105和所述漏电极 104对应的区域之间，且在正投影方向上与所述 栅电极 106至少部 分重叠。 所述金属遮光层 116, 用于遮住有源层 103的沟道区域， 使得照射到有源层 103 的部分光线能够被遮住， 进而降低有源层

103的漏电流； 当然， 遮光金属层 116也可以与有源层 103完全重 叠， 这样， 遮光金属层就将有源层 103 完全遮住， 从而使照射到 有源层 103 的光线全部被遮住， 能够更进一步地降低有源层的漏 电流。

其中， 遮光金属层 116、 公共电极线 201和数据线 107采用 相同的导电材料，使得设置在同一层中的遮光 金属层 116、公共电 极线 201和数据线 107可以通过一次构图工艺同时形成； 且由于 该导电材料为不透光导电材料， 所以遮光金属层 116 同时起到遮 住照射到有源层 103 的部分光线， 从而降低薄膜晶体管的漏电流 的作用。 本实施例提供的阵列基板中， 还包括设置在有源层 103 中的 轻掺杂漏极 117,所述轻掺杂漏极 117位于所述漏电极 104和源电 极 105之间， 且分布在栅电极 106对应的区域的两侧， 本实施例 中， 轻掺杂漏极 117 能够同时起到降低薄膜晶体管的漏电流的作 用。

其中， 所述栅电极 106至少为一个， 遮光金属层 116至少为 一片； 本实施例中， 设置有两个栅电极 106, 栅电极设置为两个可 以同时起到减少薄膜晶体管的漏电流的作用； 遮光金属层 116为 两片。

需要说明的是， 在中间介电层 112以及公共电极 108之间还 可以设置平坦层， 所述平坦层能使得中间介电层 112保持平坦； 当然， 所述中间介电层 112以及公共电极 108之间也可以不设置 平坦层， 如本实施例所述， 使得阵列基板的厚度相对较薄。

本发明实施例二还提供了另一种阵列基板， 其剖面结构如图 13所示， 从图 13中可以看出， 该阵列基板和图 12所示的阵列基 板的结构基本相同， 两者的区别之处在于： 一、 图 12所示的阵列 基板中， 像素电极 109位于飩化层 114的上方、 公共电极 108位 于飩化层 114的下方， 而图 13所示的阵列基板中， 像素电极 109 位于飩化层 114的下方、 公共电极 108位于飩化层 114的上方； 二、 图 13 所示的阵列基板中不需要设置第五过孔； 三， 在图 12 所示的阵列基板中， 用于连接公共电极和公共电极线的第一过孔 依次贯穿中间介电层 112、栅绝缘层 111和緩冲层 102, 而在图 13 所示的阵列基板中， 用于连接公共电极和公共电极线的第一过孔 401依次贯穿飩化层 114、 中间介电层 112、 栅绝缘层 111和緩冲 层 102, 本发明实施例二提供的阵列基板中结构更加筒 单， 进一步 筒化了制作流程， 缩短了生产时间， 降低了生产成本。

本发明实施例三提供的一种阵列基板的制备方 法， 该方法包 括形成数据线、 扫描线、 公共电极和公共电极线的步骤和形成薄 膜晶体管的步骤， 形成所述薄膜晶体管包括形成栅电极、 源电极、 漏电极和有源层的步骤， 所述公共电极、 公共电极线和薄膜晶体 管均形成在由所述扫描线和所述数据线围成的 多个像素区域内， 其中， 所述数据线和所述公共电极线同层形成在衬底 基板上， 且 在所述有源层下方， 所述公共电极上同层形成有连接区， 所述连 接区在正投影方向上至少部分与公共电极线重 叠， 所述公共电极 与公共电极线通过形成在连接区与公共电极线 之间的第一过孔实 现电连接。

实际制备工艺中， 所述阵列基板的制备方法具体包括： 第一步： 在所述衬底基板上采用构图工艺同时形成包括 所述 数据线、 公共电极线的图形， 所述数据线和所述公共电极线相隔 设置；

第二步： 在完成第一步的衬底基板上形成緩冲层和包括 有源 层的图形； 所述緩冲层覆盖所述公共电极线和所述数据线 ， 所述 包括有源层的图形形成在所述緩冲层上；

第三步： 在完成第二步的基板上形成栅绝缘层和包括所 述栅 电极的图形；

第四步： 在完成第三步的衬底基板上形成所述源电极和 所述 漏电极， 所述源电极和所述漏电极采用离子注入方式形 成在所述 有源层的相对两侧；

第五步： 在完成第四步的衬底基板上形成中间介电层以 及包 括第一过孔、 第二过孔、 第三过孔以及第四过孔的图形， 其中： 所述第一过孔形成在所述连接区与所述公共电 极线之间， 贯穿所 述緩冲层、 栅绝缘层、 中间介电层， 所述第二过孔形成在对应着 所述数据线的位置并贯穿所述緩冲层、 栅绝缘层和中间介电层， 所述第三过孔形成在对应着所述源电极的位置 并贯穿所述栅绝缘 层和中间介电层， 所述第四过孔形成在对应着所述漏电极的位置 并贯穿所述栅绝缘层和中间介电层；

第六步： 在完成第五步的衬底基板上形成包括所述公共 电极 和连接区的图形， 所述第一过孔、 第二过孔、 第三过孔和第四过 孔中同时填充有用于形成所述公共电极的导电 材料， 所述连接区 与所述公共电极线通过所述第一过孔电连接， 所述数据线与所述 源电极通过所述第二过孔和所述第三过孔电连 接； 第七步： 在完成第六步的衬底基板上形成所述飩化层以 及在 所述飩化层中形成包括第五过孔的图形， 所述第五过孔形成在对 应着所述漏电极的位置， 且所述第五过孔的位置与所述第四过孔 的位置相对应；

第八步： 在完成第七步的衬底基板上形成包括像素电极 的图 形， 所述第五过孔中填充有用于形成所述像素电极 的导电材料， 所述像素电极与所述漏电极通过所述第四过孔 和所述第五过孔电 连接。

上述第五步至第八步中所述的方法， 适用于所述公共电极位 于所述像素电极下方的阵列基板。 而对于所述公共电极位于所述 像素电极上方的阵列基板中， 所述制备方法还包括形成公共电极、 连接区和像素电极的步骤：

第五步： 在完成第四步的衬底基板上形成中间介电层以 及包 括第二过孔、 第三过孔以及第四过孔的图形， 其中： 所述第二过 孔形成在对应着所述数据线的位置并贯穿所述 緩冲层、 所述栅绝 缘层和所述中间介电层， 所述第三过孔形成在对应着所述源电极 的位置并贯穿所述栅绝缘层和所述中间介电层 ， 所述第四过孔形 成在对应着所述漏电极的位置并贯穿所述栅绝 缘层和所述中间介 电层；

第六步： 在完成第五步的衬底基板上形成包括所述像素 电极 的图形， 所述第二过孔、 第三过孔和第四过孔中同时填充有用于 形成所述像素电极的导电材料， 所述数据线与所述源电极通过所 述第二过孔以及所述第三过孔电连接， 所述像素电极与所述漏电 极通过所述第四过孔电连接；

第七步：在完成第六步的衬底基板上形成所述 飩化层以及包 括公共电极和连接区的图形， 所述飩化层完全覆盖所述像素电极， 所述包括公共电极和连接区的图形形成在所述 飩化层的上方， 以 及形成所述连接区与所述公共电极线之间的第 一过孔， 所述第一 过孔贯穿所述緩冲层、 栅绝缘层、 中间介电层和飩化层。 其中， 所述第四步还进一步包括： 采用离子注入方式在所述 有源层中形成轻掺杂漏电极， 所述轻掺杂漏电极形成在所述源电 极和所述漏电极之间， 且分布在所述栅电极对应的区域的两侧； 所述轻掺杂漏电极同时起到降低薄膜晶体管的 漏电流的作用。

进一步的， 所述第一步还进一步包括： 在衬底基板上形成遮 光金属层， 所述遮光金属层与所述数据线和公共电极线同 层形成， 所述遮光金属层形成在所述有源层下方， 且在正投影方向上与所 述有源层至少部分重叠。

例如， 所述第一步中形成的所述遮光金属层为至少一 片， 在 第三步中形成的所述栅电极为至少一个； 所述遮光金属层与所述 栅电极位置对应形成， 用于减少薄膜晶体管的漏电流。

下面结合附图， 详细介绍本发明实施例三提供的阵列基板的 制备方法， 以本发明实施例一提供的阵列基板的结构为例 ， 所述 阵列基板的制备方法具体包括：

第一步， 参见图 14, 在衬底基板 101上沉积一层金属薄膜， 然后通过第一次构图工艺处理，形成包含数据 线 107、遮光金属层 116和公共电极线 201的图形， 所述数据线 107、 遮光金属层 116 和公共电极线 201相隔设置。

在本发明中， 构图工艺， 可只包括光刻工艺， 或， 包括光刻 工艺以及刻蚀步骤， 同时还可以包括打印、 喷墨等其他用于形成 预定图形的工艺； 光刻工艺， 是指包括成膜、 曝光、 显影等工艺 过程的利用光刻胶、 掩模板、 曝光机等形成图形的工艺。 可根据 本发明中所形成的结构选择相应的构图工艺。

在本实施例中， 所述构图工艺包括： 首先， 在衬底基板 101 上形成（如溅射或涂覆等）一层用于形成数据 线 107、 遮光金属层 116和公共电极线 201的金属薄膜； 接着，在金属薄膜上涂覆一层 光刻胶； 然后， 用设置有包括数据线 107、 遮光金属层 116和公共 电极线 201 的图形的掩模板对光刻胶进行曝光； 最后经显影、 刻 蚀后形成包括数据线 107、遮光金属层 116和公共电极线 201的图 形。 本实施例阵列基板的制备方法中， 涉及到通过构图工艺形成 的膜层的制备工艺与此相同， 此后不再详细赘述。

第二步， 参见图 15, 在完成第一步的衬底基板上通过等离子 体增强化学气相沉积法沉积二氧化硅或氮化硅 层， 形成緩冲层 102, 所述緩冲层 102覆盖数据线 107、 遮光金属层 116和公共电 极线 201。

第三步， 参见图 15, 在完成第二步的衬底基板上， 通过等离 子体增强化学气相沉积法或其他类似方法， 在緩冲层 102的上方 形成非晶硅薄膜层， 然后通过激光退火工艺或固相结晶工艺等工 艺过程， 使得非晶硅结晶化， 形成多晶硅薄膜层， 并通过第二次 构图工艺处理形成包含低温多晶硅有源层 103 的图形； 所述有源 层 103的图形形成在所述緩冲层 102上， 且所述有源层 103的图 形在正投影方向上与所述公共电极 201重叠。

第四步， 参见图 16, 在完成第三步的衬底基板上沉积氮化硅 ( SiNx ) 或氧化硅 ( SiOx )层， 形成栅绝缘层 111 , 所述栅绝缘 层 111设置在所述有源层 103的上方以及栅电极 106的下方。

第五步，参见图 16,在完成第四步的衬底基板上沉积钼（ Mo )、 铝 （A1 ) 或镉 （Cr ) 等金属层， 然后通过第三次构图工艺处理， 形成栅电极 106和扫描线；

第六步， 参见图 16, 在完成第五步的衬底基板上， 采用离子 注入方式对有源层的相对两侧进行重掺杂， 形成漏电极 104和源 电极 105,并对位于源电极 105和漏电极 104之间的部分有源层区 域进行轻掺杂， 形成轻掺杂漏极 117, 所述轻掺杂漏极 117形成在 漏电极 104和源电极 105之间， 且分布在栅电极 106对应的区域 的两侧。

第七步， 参见图 17, 在完成第六步的衬底基板上沉积氮化硅

( SiNx ) 或氧化硅（SiOx )层， 形成中间介电层 112; 并通过第 四次构图工艺， 形成第一过孔 401、 第二过孔 402、 第三过孔 403 和第四过孔 404;

其中， 所述第一过孔 401形成在所述连接区 115与所述公共 电极线 201之间， 贯穿所述緩冲层 102、 栅绝缘层 111、 中间介电 层 112, 所述第二过孔 402设置在所述緩冲层 102、 所述栅绝缘层 111和所述中间介电层 112中与所述数据线 107相对应的位置；所 述第三过孔 403设置在所述栅绝缘层 111和所述中间介电层 112 中与所述源电极 105相对应的位置， 使得所述源电极 105与所述 数据线 107通过所述第二过孔 402和所述第三过孔 403电连接； 所述第四过孔 404设置在所述栅绝缘层 111和所述中间介电层 112 中与所述漏电极 104相对应的位置。

第八步， 参见图 17, 在完成第七步的衬底基板上， 使用磁控 溅射法在中间介电层 112上沉积一层氧化铟锡 ITO透明导电薄膜， 并通过第五次构图工艺， 形成公共电极 108和连接区 115; 所述第 一过孔 401、 第二过孔 402、 第三过孔 403和第四过孔 404中同时 填充有用于形成所述公共电极 108 的导电材料， 所述连接区 115 通过所述第一过孔 401与公共电极线 201电连接，所述数据线 107 与所述源电极 105通过所述第二过孔 402和所述第三过孔 403电 连接。

第九步， 参见图 18, 在完成第八步的衬底基板上形成飩化层 114,并通过第六次构图工艺形成第五过孔 405,所述第五过孔 405 贯穿所述飩化层 114、与漏电极 104相对应， 用于使得像素电极与 所述漏极 104通过所述第四过孔 404与所述第五过孔 405电连接。

第十步， 参见图 12, 在完成第九步的衬底基板上， 使用磁控 溅射法在飩化层 114上沉积一层氧化铟锡 ITO透明导电薄膜， 通 过第七次构图工艺， 即经涂覆光刻胶并曝光显影后， 再进行湿刻、 剥离后， 形成包括像素电极 109的图形； 所述第五过孔 405中填 充有用于形成所述像素电极 109 的导电材料， 所述像素电极 109 通过所述第四过孔 404和第五过孔 405与漏电极 104电连接。

经过上述步骤， 即形成本发明实施例一提供的、 结构如图 12 所示的阵列基板。

对于本发明实施例二提供的阵列基板，其制备 方法具体包括： 第一步， 参见图 14, 在衬底基板 101上沉积一层金属薄膜， 然后通过第一次构图工艺处理，形成包含数据 线 107、遮光金属层 116和公共电极线 201的图形， 所述数据线 107、 遮光金属层 116 和公共电极线 201相隔设置。

第二步， 参见图 15, 在完成第一步的衬底基板上形成緩冲层 102, 所述緩冲层 102完全覆盖数据线 107、 遮光金属层 116和公 共电极线 201。

第三步， 参见图 15, 在完成第二步的衬底基板上， 通过第二 次构图工艺处理形成包含低温多晶硅有源层 103 的图形； 所述有 源层 103的图形形成在所述緩冲层 102上， 且所述有源层 103的 图形在正投影方向上与所述公共电极 201重叠。

第四步， 参见图 16, 在完成第三步的衬底基板上沉积氮化硅 ( SiNx ) 或氧化硅 ( SiOx )层， 形成栅绝缘层 111 , 所述栅绝缘 层 111设置在所述有源层 103的上方以及所述栅电极的下方。

第五步，参见图 16,在完成第四步的衬底基板上沉积钼（ Mo )、 铝 （A1 ) 或镉 （Cr ) 等金属层， 然后通过第三次构图工艺处理， 形成栅电极 106和扫描线；

第六步， 参见图 16, 在完成第五步的衬底基板上， 采用离子 注入方式对有源层的相对两侧进行重掺杂， 形成漏电极 104和源 电极 105,并对位于源电极 105和漏电极 104之间的部分有源层区 域进行轻掺杂， 形成轻掺杂漏极 117, 所述轻掺杂漏极 117形成在 漏电极 104和源电极 105之间， 且分布在栅电极 106对应的区域 的两侧。

第七步， 参见图 19, 在完成第六步的衬底基板上沉积氮化硅 ( SiNx ) 或氧化硅（SiOx )层， 形成中间介电层 112; 并通过第 四次构图工艺，形成第二过孔 402、第三过孔 403和第四过孔 404; 其中， 所述第二过孔 402设置在所述緩冲层 102、 所述栅绝 缘层 111和所述中间介电层 112与所述数据线 107相对应的位置； 所述第三过孔 403设置在所述栅绝缘层 111和所述中间介电层 112 与所述源电极 105相对应的位置， 使得所述源电极 105与所述数 据线 107通过所述第二过孔 402和所述第三过孔 403电连接； 所 述第四过孔 404设置在所述栅绝缘层 111和所述中间介电层 112 与所述漏电极 104相对应的位置。

第八步， 参见图 20, 在完成第七步的衬底基板上， 使用磁控 溅射法在中间介电层 112上沉积一层氧化铟锡（ ITO )透明导电薄 膜，并通过第五次构图工艺形成像素电极 109,所述第二过孔 402、 第三过孔 403和第四过孔 404中同时填充有用于形成所述像素电 极的透明导电材料， 所述像素电极 109通过所述第四过孔 404与 漏极 104电连接。

第九步， 参见图 13 , 在完成第八步的衬底基板上形成飩化层 114,并通过第六次构图工艺形成第一过孔 401 ,所述第一过孔 401 贯穿所述飩化层 114、中间介电层 112、栅绝缘层 111和緩冲层 102, 用于通过所述第一过孔 401使得公共电极的连接区 115与公共电 极线 201电连接。

第十步， 参见图 13, 在完成第九步的衬底基板上， 使用磁控 溅射法在飩化层 114上沉积一层氧化铟锡 ITO透明导电薄膜， 通 过第七次构图工艺， 即经涂覆光刻胶并曝光显影后， 再进行湿刻、 剥离后， 形成包含公共电极 108和连接区 115的图形， 所述第一 过孔 401 中填充有用于制作所述公共电极 108的透明导电材料， 公共电极 108和公共电极线 201通过所述第一过孔 401电连接。

经过上述步骤， 即形成本发明实施例二提供的、 结构如图 13 所示的阵列基板。 需要说明的是， 上述各个步骤可按照上述的描 述的顺序执行， 也可根据需要变更顺序， 按照其他顺序执行。

综上所述， 本发明实施例提供的阵列基板中， 通过在緩冲层 和衬底基板之间设置公共电极线， 使得所述公共电极线与位于其 上方的像素电极共同形成存储电容， 从而达到增大存储电容的目 的； 并且， 由于所述公共电极线与数据线和遮光金属层同 层设置， 经过一次曝光工艺即可形成所述公共电极线、 数据线和遮光金属 层， 减少了制作流程， 筒化了制作工艺， 同时还达到了节省制作 成本、 缩短了制作时间的目的。

显然， 本领域的技术人员可以对本发明进行各种改动 和变型 而不脱离本发明的精神和范围。 这样， 倘若本发明的这些修改和 变型属于本发明权利要求及其等同技术的范围 之内， 则本发明也 意图包含这些改动和变型在内。 。