[0001]本申请要求了 2013年 10月 14 日提交的、 申请号为 201310478396.6、 发明名称为 "一种非对称超薄 SOIMOS晶体管结构及其制造方法"的中国专 利申请的优先权， 其全部内容通过引用结合在本申请中。 技术领域

[0002]本发明涉及一种半导体器件结构及其制造 方法， 具体地， 涉及一种非 对称超薄 SOIMOS晶体管结构及其制造方法。 技术背景

[0003] SOI (Silicon On Insulator) 是指绝缘体上硅技术， SOI 技术是公认的 二十一世纪的主流半导体技术之一。 SOI 技术有效地克服了体硅材料的不 足， 充分发挥了硅集成电路技术的潜力， 正逐渐成为制造高速、 低功耗、 高 集成度和高可靠超大规模集成电路的主流技。

[0004】在 MOSFET结构中， 为了增强栅对沟道的控制能力， 更好的抑制短 沟道效应， 希望沟道部分越窄越好。 然而， 在沟道厚度小于 10nm以后， 由 于载流子迁移率随着沟道厚度的减小而降低， 器件性能会受到较严重的影 响， 特別地， 在靠近源端的沟道部分所受影响尤为严重， 而在漏端， 由于高 场饱和作用的影响， 沟道宽度对迁移率的影响不起主要作用。

[0005]漏端感应势垒降低效应（Drain Induction Barrier Lower)是短沟道器件 中存在的一种非理想效应， 即当沟道长度减小， 源漏电压增加而使得源区和 漏区 PN结耗尽区靠近时， 沟道中的电力线可以从漏区穿越到源区， 并导致 源端势垒高度降低，从而使源区注入沟道的载 流子数目增加，漏端电流增大。 随着沟道长度的进一步减小， DIBL的影响越来越严重， 使晶体管阔值电压 降低， 器件电压增益下降， 同时也限制了超大规模集成电路集成度的提高 。 为了降低 DIBL的影响， 希望沟道宽度， 尤其是靠近漏端的沟道宽度越窄越 好。 [0006]因此， 为了平衡沟道宽度对载流子迁移率和 DIBL效应的影响， 优化 器件性能， 本发明提供了一种非对称超薄 SOIMOS晶体管结构及其制作方 法， 其沟道区靠近源端部分的厚度是靠近漏端部分 的厚度的 1至 3倍， 且其 薄沟道部分的长度是厚沟道部分的长度的 1至 3倍。 也就是说， 在靠近源端 的地方， 主要考虑沟道宽度对迁移率的影响， 沟道宽度较大； 而在靠近漏端 的地方， 由于沟道宽度对载流子迁移率的影响不大， 因此为了降低 DIBL的 影响， 沟道宽度较小。 与现有技术相比， 本发明有效地抑制了短沟道效应的 不良影响， 提高了器件性能。 发明内容

[0007]本发明提供了一种非对称超薄 SOIMOS晶体管结构及其制作方法，有 效抑制了器件的短沟道效应， 提高了器件性能。 具体地， 本发明提供的一种 非对称超薄 SOIMOS晶体管的制造方法， 包括：

a. 提供由绝缘层和半导体层组成的村底；

b. 在所述村底上形成栅极叠层；

c 去除半导体层上源区一侧的半导体材料， 形成第一空位；

d. 去除绝缘层上源区及靠近源区的沟道下方的绝 缘材料，形成第二空位； e. 在第一空位和第二空位处填充半导体材料， 并与第二空位上方的半导 体材料相连；

f. 进行源漏区注入。

[0008]其中，在步骤 c中，所述第一空位的长度等于半导体层上源� �的长度， 所述第一空位的厚度等于半导体层的厚度。

[0009】其中， 在步骤 c中， 所述去除半导体层上源区一侧的半导体层， 形成 第一空位的方法是各向异性刻蚀。

[0010】其中， 在步骤 d中， 所述第二空位的厚度为半导体层厚度的 1~3倍。

[0011】其中， 在步骤 d中， 所述第二空位延伸至栅极叠层下方的长度约为 栅 极叠层长度的 1/4~2/3。 [0012】其中， 在步骤 d中， 所述去除绝缘层上源区及靠近源区的沟道下方 的 绝缘材料， 形成第二空位的方法是各向 1§]性刻蚀。

[0013】其中， 在步骤 e中， 所述在第一空位和第二空位处填充半导体层的 方 法是选择性外延生长。

[0014]其中， 在所述步骤 b可用以下步骤代替： g. 在所述村底上形成栅极介 质层，在所述栅极介质层上形成伪栅结构； h. 在伪栅结构的两侧形成源漏扩 展区。

[0015】其中， 在所述步骤 f之后还可包括步骤： i. 对漏区一侧的半导体层进 行加厚， 直至漏区顶部与源区顶部平齐。

[0016】其中， 在所述步骤 f之后还可包括步骤： j . 去除所述伪栅结构， 形成 伪栅空位； k. 在伪栅空位中淀积栅极叠层。

[0017】相应的， 本发明提供了一种非对称超薄 SOIMOS晶体管结构， 包括： 绝缘层；

位于所述绝缘层上方的半导体层；

位于所述半导体层上方的栅极介质层；

位于所述栅极介质层上方的栅极叠层；

位于所述栅极叠层下方的沟道区；

位于所述栅极叠层两侧村底中的源漏区；

以及覆盖栅极叠层和源漏区的层间介质层；

其中， 所述沟道区靠近源端部分的厚度是靠近漏端部 分的厚度的 1至 3 倍。

[0018]根据本发明提供的非对称超薄 SOIMOS晶体管结构，在沟道部分靠近 源端的位置宽度较大， 降低了沟道宽度对迁移率的影响； 而在靠近漏端的地 方宽度较小， 在不影响载流子迁移率的情况下， 有效降低 DIBL的影响。 与 现有技术相比， 本发明有效地抑制了短沟道效应的不良影响， 提高了器件性 月匕 o 附图说明

[0019]通过阅读参照以下附图所作的对非限制性 实施例所作的详细描述， 本 发明的其它特征、 目的和优点将会变得更明显：

图 1〜图 7为根据本发明的一个具体实施方式中该超薄 SOI器件各个制 造阶段的剖面图。

附图中相同或相似的附图标记代表相同或相似 的部件。 具体实施方式

[0020】为使本发明的目的、 技术方案和优点更加清楚， 下面将结合附图对本 发明的实施例作详细描述。

[0021】下面详细描述本发明的实施例， 所述实施例的示例在附图中示出， 其 能的元件。下面通过参考附图描述的实施例是 示例性的，仅用于解释本发明， 而不能解释为对本发明的限制。

[0022]如图 7所示， 本发明提供了一种非对称超薄 SOIMOS晶体管结构， 包 括： 绝缘层 200 ; 位于所述绝缘层 200上方的半导体层 300 ; 位于所述半导 体层 300上方的栅极介质层 301； 位于所述栅极介质层 301上方的栅极叠层 304 ; 位于所述栅极叠层 304下方的沟道区； 位于所述栅极叠层 304两侧村 底中的源漏区； 以及覆盖栅极叠层 304和源漏区的层间介质层； 其中， 所述 沟道区靠近源端部分的厚度是靠近漏端部分的 厚度的 1至 3倍。所述厚沟道 部分的长度是沟道总长度的 1/4~2/3。

[0023]该村底由基体层 100、绝缘层 200和半导体层 300通过 SOI 制造技术 形成， 所述 SOI制造技术可以是注氧隔离技术、 激光再结晶技术、 键合技术 和 /或注氢智能剥离技术等。基底层 100非必须， 即， 仅绝缘层 200和半导体 层 300也可构成所述 SOI村底。绝缘层 200是形成于基底层 100之上的氧化 层， 首选是二氧化硅， 其厚度为 5nm~200nm。 半导体层 300首选是一薄的 单晶硅层， 也可以是单晶的锗硅合金， 其厚度为 5~20nm，如 8nm、 10nm等。 [0024]栅介质层 301优选材料为氮氧化硅， 也可为氧化硅或高 K材料。其等 效氧化厚度为 0.5nm~5nm。

[0025]栅结构包括导电的栅极叠层 304和一对位于该栅极叠层 304两侧的绝 缘介质侧墙 303。 栅极叠层 304可以只为金属栅极， 也可以为金属 /多晶硅复 合栅极， 其中多晶硅上表面上具有硅化物。

[0026]半导体沟道区位于绝缘村底 200的表面， 其优选材料为单晶硅或单晶 锗合金薄膜， 其厚度为 5~20nm。 该区域是极轻摻杂甚至未摻杂的。 在摻杂 的情况下， 其摻杂类型与源漏区摻杂相反。

[0027]源区和漏区分別位于栅极叠层 304两侧， 绝缘层 200上方的半导体层 300内。 源区的厚度大于漏区的厚度。 靠近源区一侧的沟道部分厚度大于靠 近漏端一侧的沟道厚度， 为 10nm~60nm。

[0028]根据本发明提供的非对称超薄 SOIMOS晶体管结构，在沟道部分靠近 源端的地方宽度较大， 降低了沟道宽度对迁移率的影响； 而在靠近漏端的地 方宽度较小， 在不影响载流子迁移率的情况下， 有效降低 DIBL的影响。 与 现有技术相比， 本发明有效地抑制了短沟道效应的不良影响， 提高了器件性 月匕。

[0029】下面结合附图对本发明的制作方法进行� ��细说明， 包括以下步骤。 需 要说明的是， 本发明各个实施例的附图仅是为了示意的目的 ， 因此没有必要 按比例绘制。

[0030]首先提供村底。 所用村底为 SOI材料。 该 SOI材料由键合和背面腐 蚀技术制成。 由基底层 100、 隐埋氧化层 200和单晶硅膜 300组成。 隐埋氧 化层厚度约为 75nm~200nm。 单晶硅膜 300起始厚度为 5~20nm， 如果过厚， 可由热氧化和 BOE腐蚀技术减薄至所需厚度。 基底也可以是蓝宝石或玻璃 等绝缘材料。

[0031]在所述村底上形成栅极介质层 301。 所述栅极介质层 301可以是热氧 化层， 包括氧化硅、 氮氧化硅；也可为高 K介质， 例如 HfA10N、 HfSiAlON, HfTaAlON, HfTiAlON, HfON、 HfSiON、 HfTaON、 HfTiON、 A1 ₂ 0 ₃ 、 La ₂ 0 ₃ 、 Zr0 ₂ 、 LaA10中的一种或其组合，栅极介质层 301的厚度可以为 lnm-10nm， 例如 3nm、 5nm或 8nm。 可以采用热氧化、 化学气相沉积 （CVD) 或原子层 沉积 （ALD) 等工艺来形成栅极介质层 301。

[0032】接下来， 在所述栅极介质层上形成伪栅结构 302。 所述伪栅结构 302 可以是单层的， 也可以是多层的。 伪栅结构 302可以包括聚合物材料、 非晶 硅、 多晶硅或 TiN， 厚度可以为 10nm~200nm。 本实施例中， 伪栅结构包括 多晶硅和二氧化， 具体的， 采用化学汽相淀积的方法在栅极空位中填充多 晶 硅， 其高度略低于侧墙 10~20nm， 接着在多晶硅上方形成一层二氧化硅介质 层， 形成方法可以是外延生长、 氧化、 CVD等。 接着采用常规 CMOS工艺 光刻和刻蚀所淀积的伪栅叠层形成栅电极图形 ， 然后以栅电极图形为掩膜腐 蚀掉栅极介质层 301的棵露部分。半导体层 300中被栅极介质层所覆盖的部 分形成晶体管的沟道区。 需说明地是， 以下若无特別说明， 本发明实施例中 各种介质材料的淀积均可采用上述所列举的形 成栅介质层相 1¾或类似的方 法， 故不再赘述。

[0033]接下来， 对伪栅结构 302两侧的村底 300进行浅摻杂， 以形成轻摻杂 源漏区， 还可以进行 Halo注入， 以形成 Halo注入区。 其中浅摻杂的杂质类 型与器件类型一致， Halo注入的杂质类型与器件类型相反。

[0034】可选地， 在栅极堆叠的侧壁上形成侧墙 303， 用于将栅极隔开。 具体 的， 用 LPCVD淀积 40nm~80nm厚的牺牲侧墙介质层氮化硅， 接着用会客 技术在栅电极两侧形成宽度为 35nm~75nm的氮化硅侧墙 303。 侧墙 303还 可以由氧化硅、 氮氧化硅、碳化硅及其组合， 和 /或其他合适的材料形成。侧 墙 303可以具有多层结构。 侧墙 303还可以通过包括沉积刻蚀工艺形成， 其 厚度范围可以是 10nm -lOOnm, 如 30nm、 50nm或 80nm。

[0035】接下来， 去除半导体层 300上源区一侧的半导体材料， 形成第一空位 001。 具体的， 利用光刻胶覆盖栅极介质层以及漏端一侧的半 导体结构， 对 暴露出的源端一侧的半导体层 300进行各向异性刻蚀， 由于半导体层厚度为 5nm~20nm， 刻蚀方法一般为干法刻蚀。 刻蚀完成之后形成第一空位 001， 所述第一空位 001的长度等于半导体层 300上源区的长度，所述第一空位 001 的厚度等于半导体层 300的厚度。 [0036]接下来， 去除绝缘层 300上源区及靠近源区的沟道下方的绝缘材料， 形成第二空位 002。 具体的， 对第一空位 001下方的绝缘层 200进行各向同 性刻蚀， 直至得到所需第二空位 002。 刻蚀方法一般为干法和 /或湿法刻蚀。 所述第二空位 002的厚度为半导体层 300厚度的 1~3倍， 所述第二空位 002 延伸至栅极叠层 304下方的长度约为栅极 302长度的 1/4~2/3。第二空位 002 形成之后的半导体结构图如图 2所示。

[0037】接下来， 如图 3所示， 用半导体材料硅或者锗硅合金填充所形成的第 一空位 001和第二空位 002。 填充方法是选择性外延法， 具体的， 在半导体 结构源区以外的部分上形成掩膜， 所述掩膜可以是二氧化硅或氮化硅等， 以 位于第二空位 002上方靠近源区一侧的沟道部分为籽晶， 外延生长单晶硅或 单晶锗硅， 直至源区达到所需厚度。 之后去除掩膜。 其中， 刻蚀气体可选用 氯化氢。为了减小源区的寄生电阻，生长的半 导体层厚度高于原第一空位 001 被刻蚀前的表面 （即栅极介质层底部） 20nm~100nm。

[0038】同样的， 如图 4所示， 为了减小漏区的寄生电阻， 对漏区的一侧的半 导体层 300进行加厚处理。 优选的加厚方法是是选择性外延法， 即， 以位漏 区的半导体层为籽晶， 外延生长单晶硅或单晶锗硅， 直至漏区厚度与源区平 齐。 另一可以采用的方法是常规低压化学淀积法 （LPCVD) 。

[0039]源漏区半导体材料形成后， 淀积一层厚度为 10nm~35nm厚的二氧化 硅介质层， 并以该介质层为緩冲层， 离子注入源漏区。 对 P型晶体而言， 摻 杂剂为硼或氟化硼或铟或镓等。 对 N型晶体而言， 摻杂剂为鱗或砷或銻等。 摻杂浓度为 5el0 ¹⁹ cm- ³ ~lel0 ^2G cm- ³ 。完成摻杂之后的半导体结构如图 5所示。

[0040】接下来， 去除所述伪栅结构 302， 形成伪栅空位。 去除伪栅结构 302 可以采用湿刻和 /或干刻除去。 在一个实施例中， 采用等离子体刻蚀。

[0041]接下来，如图 6所示，在栅极空位中形成栅极叠层 304。 栅极叠层 304 可以只为金属栅极，也可以为金属 /多晶硅复合栅极， 其中多晶硅上表面上具 有硅化物。

[0042】具体的， 优选的， 在栅极介质层 301上先沉积功函数金属层， 之后再 在功函数金属层之上形成金属导体层。 功函数金属层可以采用 TiN、 TaN等 材料制成， 其厚度范围为 3nm~15nm。金属导体层可以为一层或者多层结构� �� 其材料可以为 TaN、 TaC、 TiN、 TaAlN、 TiAlN、 ΜοΑ1Ν、 TaTbN、 TaErN、 TaYbN、 TaSiN、 HfSiN、 MoSiN、 RuTa _x 、 NiTa _x 中的一种或其组合。 其厚度 范围例 。可以为 1 Onm -40nm， 如 20nm或 3 Onm。

[0043]最后进入常规 CMOS后续工艺， 包括淀积钝化层、开接触孔以及金属 化等， 即可制成所述超薄 SOI MOS晶体管， 如图 7所示。

[0044] 虽然关于示例实施例及其优点已经详细说明， 应当理解在不脱离本发 明的精神和所附权利要求限定的保护范围的情 况下， 可以对这些实施例进行 各种变化、 替换和修改。 对于其他例子， 本领域的普通技术人员应当容易理 解在保持本发明保护范围内的同时， 工艺步骤的次序可以变化。

[0045]此外， 本发明的应用范围不局限于说明书中描述的特 定实施例的工 艺、 机构、 制造、 物质组成、 手段、 方法及步骤。 从本发明的公开内容， 作 为本领域的普通技术人员将容易地理解， 对于目前已存在或者以后即将开发 出的工艺、 机构、 制造、 物质组成、 手段、 方法或步骤， 其中它们执行与本 发明描述的对应实施例大体相同的功能或者获 得大体相同的结果， 依照本发 明可以对它们进行应用。 因此， 本发明所附权利要求旨在将这些工艺、机构、 制造、 物质组成、 手段、 方法或步骤包含在其保护范围内。