以下、本発明の回路装置の駆動方法に係� ��実施形態を図面に基づいて説明する。尚、� ��下の図では、各層・各部材を図面上で認識� ��能な程度の大きさとするため、該各層・各� ��材ごとに縮尺を異ならしめてある。

 <第1実施形態>
 本発明に係る回路装置の駆動方法の第1実施 形態について、図1及び図2を参照して説明す� ��。

 先ず、本実施形態に係る回路装置の構成� ��ついて、図1を参照して説明する。ここに、 図1は、本実施形態に係る回路装置の構成を� �す断面図である。

 図1において、回路装置1は、N型MOSトラン� ��スタ11、SED21、電圧源71及び72、並びにスイ� �チSWを備えて構成されている。ここに、本実 施形態に係る「SED21」、「電圧源71」、「電� �源72」及び「スイッチSW」は、夫々、本発明� ��係る「冷陰極電子放出素子」、「第1電圧源 」、「第2電圧源」及び「スイッチ手段」の� �例である。尚、電圧源72は、所謂基板バイア スである。

 N型MOSトランジスタ11は、基板30に設けら� �た分離層60内に形成されている。N型MOSトラ� �ジスタ11は、本発明に係る「半導体ウェル領 域」の一例としてのP型ウェル領域11w、基板� �イアス端子11b、ドレイン領域11d、ソース領� �11s及びゲート電極11gを備えて構成されてい� �。尚、N型MOSトランジスタ11が分離層60内に形 成されることにより、基板バイアス端子11bを 介してP型ウェル領域11wに電流を流しても、� �接するN型MOSトランジスタに電流が流れてし� ��うことを防止することができ、実用上非常� ��有利である。尚、分離層60は、例えばエッ� �ングにより形成された空洞、絶縁膜、逆方� �電圧を印加して電流が基板30に流れないよう にする等により形成すればよい。

 SED21は、電子放出部21a、並びに電極211及� �212を備えて構成されている。電極211は、層� �絶縁膜41乃至43に形成されたコンタクトホー� ��h2を介して、ドレイン領域11dに電気的に接� �されている。電極212は、電圧源71に電気的に 接続されている。ここに、本実施形態に係る 「電極211」及び「電極212」は、夫々、本発明 に係る「一の電極」及び「他の電極」の一例 である。

 電圧源72は、配線51並びに層間絶縁膜41及� ��42に形成されたコンタクトホールh1を介して 基板バイアス端子11bに電気的に接続されてい る。スイッチSWは、配線52並びに層間絶縁膜41 及び42に形成されたコンタクトホールh3を介� �てソース領域11sに電気的に接続されている� �

 次に、以上のように構成された回路装置1 の駆動方法について、図2を参照して説明す� �。ここに、図2は、本実施形態に係る回路装� ��の等価回路図である。

 SED21に電子放出部21aを形成する際には、P� ��ウェル領域11w及びドレイン領域11d間におけ� ��pn接合部に順方向電流が流れるように(即ち� ��P型ウェル領域11wからドレイン領域11dに電流 が流れるように)、電圧源71から第1電位信号� �出力されると共に、電圧源72から第1電位信� �とは異なる第2電位信号が出力される。従っ� ��、第1電位信号により示される電位は、第2� �位信号により示される電位より低い。尚、� �の際、ソース領域11s及びドレイン領域11d間� �電流が流れないように、スイッチSWはオフ状 態とされる。また、ゲート電極11gに入力され る電位信号により示される電位は、どのよう な値でもよい。

 このように、本実施形態では、活性化処� ��の際に、P型ウェル領域11w及びドレイン領域 11d間におけるpn接合部(図2中の点線aで囲われ� ��部分)をダイオードとして機能させている。 このため、活性化処理において、電子放出部 21aを形成するために必要な所定電流を、比較 的低電圧で得ることができる。

 他方、電子放出部21aが形成されたSED21が� �動される際には、ソース領域11s及びドレイ� �領域11d間に電流が流れるように、スイッチSW がオン状態とされた後に、電圧源71から第3電 位信号が出力されると共に、電圧源72から第4 電位信号が出力される。この際、第4電位信� �により示される電位は、典型的には、ゼロ� �ある。第3電位信号により示される電位は、� ��4電位信号により示される電位より高い。尚 、ゲート電極11gに入力される電位信号により 示される電位は、N型MOSトランジスタ11の閾値 よりも高い電位である。

 このように、本実施形態では、SED21を駆� �する際に、N型MOSトランジスタ11(図2中の破線 bで囲われた部分)をN型MOSトランジスタとして 機能させている。従って、上述の如く回路装 置1を駆動させることにより、SED21の活性化処 理と駆動とを一つのN型MOSトランジスタ11によ り実現することができ、実用上非常に有利で ある。

 (実施例)
 次に、本実施形態に係る回路装置を、画像� ��示装置に適用した実施例について、図3乃至 図5を参照して説明する。ここに、図3は、本� ��施例に係る画像表示装置の電気的な構成を� ��略的に示すブロック図である。尚、図中の� ��FF」は、フリップフロップ回路を示してい� �。

 図3において、端子p1には、電圧源71(図1参 照)からの電位信号が入力される。端子p2には 、ゲート電極11g(図1参照)に入力される電位信 号(即ち、N型MOSトランジスタ11の制御用の電� �信号)が入力される。端子p3及びp5には、電圧 源72(図1参照)からの電位信号が入力される。� ��子p4及び端子p6には、スイッチSW(図1参照)の� ��御用の電位信号が入力される。

 次に、当該画像表示装置において、SED21� �活性化処理が施される際の電位信号につい� �、図4を参照して説明する。ここに、図4は、 本実施例に係る活性化処理において、各端子 及び各配線に入力される電位信号の一例であ る。尚、図4では、相互に隣接して配置され� �二つのSED21A及び21B(図3参照)に活性化処理を� �す際の電位信号を示している。また、図中� �期間T1及びT2は、夫々、SED21Aに活性化処理を� ��す期間及びSED21Bに活性化処理を施す期間を� ��している。

 図4に示すように、SED21Aに活性化処理が施 される場合(図中の期間T1)、配線y2に入力され る電位信号(図1における電極212に入力される� ��位信号、即ち、第1電位信号)により示され� �電位は、端子p3に入力される電位信号(図1に� ��ける基板バイアス端子11bに入力される電位� ��号、即ち、第2電位信号)により示される電� �より低い。尚、端子p4に入力される電位信号 は、ソース領域11s及びドレイン領域11d(図1参� ��)間に電流が流れないように設定されている 。

 次に、電子放出部21a(図1参照)が形成され� ��SEDが駆動される際の電位信号について、図5 を参照して説明する。ここに、図5は、本実� �例に係るSEDが駆動される際に、各端子及び� �配線に入力される電位信号の一例である。

 図5に示すように、SED21Aが駆動される場合 (図中の期間T1)、配線y2に入力される電位信号 (即ち、第3電位信号)により示される電位は、 端子p3に入力される電位信号(即ち、第4電位� �号)により示される電位より高い。尚、端子p 4に入力される電位信号は、ソース領域11s及� �ドレイン領域11d間に電流が流れるように設� �されている。

 <第2実施形態>
 次に、本発明の回路装置の駆動方法に係る� ��2実施形態を、図6及び図7を参照して説明す� ��。第2実施形態では、冷陰極電子放出素子の 種類及びMOSトランジスタの種類が異なる以外 は、第1実施形態と同様である。よって、第2� ��施形態について、第1実施形態と重複する説 明を省略すると共に、図面上における共通箇 所には同一符号を付して示し、基本的に異な る点についてのみ、図6及び図7を参照して説� ��する。ここに、図6は、図1と同趣旨の、本� �施形態に係る回路装置の構成を示す断面図� �ある。

 図6において、回路装置2は、P型MOSトラン� ��スタ12、HEED22、電圧源71及び72、並びにスイ� ��チSWを備えて構成されている。ここに、本� �施形態に係る「HEED22」は、本発明に係る「� �陰極電子放出素子」の他の例である。

 P型MOSトランジスタ12は、本発明に係る「� ��導体ウェル領域」の他の例としてのN型ウェ ル領域12w、基板バイアス端子12b、ソース領域 12s、ドレイン領域12d及びゲート電極12gを備え て構成されている。

 HEED22は、下部電極221、上部電極222、例え� ��非晶質シリコン等からなる電子供給層223、� ��えば酸化シリコン等からなる絶縁膜224及び� ��素膜225を備えて構成されている。ここに、� ��実施形態に係る「下部電極221」及び「上部� ��極222」は、夫々、本発明に係る「一の電極� ��及び「他の電極」の他の例である。尚、HEED 22のうち窪んでいる部分近傍が電子放出部に� ��当する。

 下部電極221は、コンタクトホールh2を介� �てソース領域12sに電気的に接続されている� �上部電極222は、電圧源71に電気的に接続され ている。電圧源72は、配線51並びにコンタク� �ホールh1を介して基板バイアス端子12bに電気 的に接続されている。スイッチSWは、配線52� �びコンタクトホールh3を介してドレイン領域 12dに電気的に接続されている。

 次に、以上のように構成された回路装置2 の駆動方法について、図7を参照して説明す� �。ここに、図7は、図2と同趣旨の、本実施形 態に係る回路装置の等価回路図である。

 HEED22に電子放出部を形成する際には、N型 ウェル領域12w及びソース領域12s間におけるpn� ��合部に順方向に電流が流れるように、電圧� ��71から第1電位信号が出力されると共に、電� ��源72から第2電位信号が出力される。従って� ��第1電位信号により示される電位は、第2電� �信号により示される電位より高い。

 他方、電子放出部が形成されたHEED22が駆� ��される際には、ソース領域12s及びドレイン� ��域12d間に電流が流れるように、電圧源71か� �第3電位信号が出力されると共に、電圧源72� �ら第4電位信号が出力される。この際、第3電 位信号により示される電位は、ゼロより大き く、第4電位信号により示される電位以下で� �る。尚、ゲート電極12gに入力される電位信� �により示される電位は、P型MOSトランジスタ1 2の閾値よりも低い電位である。

 (実施例)
 次に、本実施形態に係る回路装置を、画像� ��示装置に適用した実施例について、図8乃至 図10を参照して説明する。ここに、図8は、図 3と同趣旨の、本実施例に係る画像表示装置� �電気的な構成を概略的に示すブロック図で� �る。

 次に、当該画像表示装置において、HEED22� ��活性化処理が施される際の電位信号につい� ��、図9を参照して説明する。ここに、図9は� �図4と同趣旨の、本実施例に係る活性化処理� ��おいて、各端子及び各配線に入力される電� ��信号の一例である。尚、図9では、相互に隣 接して配置された二つのHEED22A及び22B(図8参照 )に活性化処理を施す際の電位信号を示して� �る。また、図中の期間T1及びT2は、夫々、HEED 22Aに活性化処理を施す期間及びHEED22Bに活性� �処理を施す期間を示している。

 図9に示すように、HEED22Aに活性化処理が� �される場合(図中の期間T1)、配線y2に入力さ� �る電位信号(図6における上部電極222に入力さ れる電位信号、即ち、第1電位信号)により示� ��れる電位は、端子p3に入力される電位信号(� ��6における基板バイアス端子12bに入力される 電位信号、即ち、第2電位信号)により示され� ��電位より高い。

 次に、電子放出部が形成されたHEED22が駆� ��される際の電位信号について、図10を参照� �て説明する。ここに、図10は、図5と同趣旨� �、本実施例に係るHEEDが駆動される際に、各� ��子及び各配線に入力される電位信号の一例� ��ある。

 図10に示すように、HEED22Aが駆動される場� ��(図中の期間T1)、配線y2に入力される電位信� ��(即ち、第3電位信号)により示される電位は� ��端子p3に入力される電位信号(即ち、第4電位 信号)により示される電位以下である。

 <第3実施形態>
 次に、本発明の回路装置の駆動方法に係る� ��3実施形態を、図11及び図12を参照して説明� �る。第3実施形態では、トランジスタの種類� ��異なる以外は、第1実施形態と同様である。 よって、第3実施形態について、第1実施形態� ��重複する説明を省略すると共に、図面上に� ��ける共通箇所には同一符号を付して示し、� ��本的に異なる点についてのみ、図11及び図12 を参照して説明する。ここに、図11は、図1と 同趣旨の、本実施形態に係る回路装置の構成 を示す断面図である。

 図11において、回路装置3は、NPNバイポー� ��トランジスタ13、SED21、電圧源71及び72、並� �にスイッチSWを備えて構成されている。NPNバ イポーラトランジスタ13は、N型ウェル領域13w 、コレクタ領域13c、ベース領域13b及びエミッ タ領域13eを備えて構成されている。

 電極211は、コンタクトホールh1を介して� �レクタ領域13cに電気的に接続されている。� �圧源72は、配線53及びコンタクトホールh2を� �してベース領域13bに電気的に接続されてい� �。スイッチSWは、配線54及びコンタクトホー� ��h3を介してエミッタ領域13eに電気的に接続� �れている。

 次に、以上にように構成された回路装置3 の駆動方法について、図12を参照して説明す� ��。ここに、図12は、図2と同趣旨の、本実施� ��態に係る回路装置の等価回路図である。

 SED21に電子放出部21aを形成する際には、� �レクタ領域13c及びベース領域13b間におけるpn 接合部に順方向に電流が流れるように、電圧 源71から第1電位信号が出力されると共に、電 圧源72から第2電位信号が出力される。従って 、第1電位信号により示される電位は、第2電� ��信号により示される電位より低い。尚、エ� ��ッタ領域13eに電流が流れないように、スイ� ��チSWはオフ状態とされる。

 他方、電子放出部21aが形成されたSED21が� �動される際には、NPNバイポーラトランジス� �13が動作するように、電圧源71から第3電位信 号が出力されると共に、電圧源72から第4電位 信号が出力される。従って、第3電位信号に� �り示される電位は、第4電位信号により示さ� ��る電位より高い。尚、スイッチSWはオン状� �とされる。

 (実施例)
 次に、本実施形態に係る回路装置を、画像� ��示装置に適用した実施例について、図13乃� �図15を参照して説明する。ここに、図13は、� ��3と同趣旨の、本実施例に係る画像表示装置 の電気的な構成を概略的に示すブロック図で ある。

 図13において、端子p7には、電圧源72(図11� ��照)からの電位信号が入力される。端子p8及� ��p10には、電圧源71(図11参照)からの電位信号� ��入力される。端子p9及びp11には、スイッチSW (図11参照)の制御用の電位信号が入力される� �

 次に、当該画像表示装置において、SED21� �活性化処理が施される際の電位信号につい� �、図14を参照して説明する。ここに、図14は� ��図4と同趣旨の、本実施例に係る活性化処理 において、各端子及び各配線に入力される電 位信号の一例である。

 図14に示すように、SED21A(図13参照)に活性� ��処理が施される場合(図中の期間T1)、端子p8� ��入力される電位信号(図11における電極212に� ��力される電位信号、即ち、第1電位信号)に� �り示される電位は、配線y5に入力される電位 信号(図11におけるベース領域13bに入力される 電位信号、即ち、第2電位信号)により示され� ��電位より低い。尚、端子p9に入力される電� �信号は、エミッタ領域13e(図11参照)に電流が� ��れないように設定されている。

 次に、電子放出部21a(図11参照)が形成され たSEDが駆動される際の電位信号について、図 15を参照して説明する。ここに、図15は、図5� ��同趣旨の、本実施例に係るSEDが駆動される� ��に、各端子及び各配線に入力される電位信� ��の一例である。

 図15に示すように、SED21Aが駆動される場� �(図中の期間T1)、端子p8に入力される電位信� �(即ち、第3電位信号)により示される電位は� �配線y5に入力される電位信号(即ち、第4電位� ��号)により示される電位より高い。尚、端子 p9に入力される電位信号は、エミッタ領域13e� ��電流が流れるように設定されている。

 尚、本実施形態に係る回路装置3は、SED21� ��代えて、HEEDを備えていてもよい。

 本発明は、上述した実施形態に限られる� ��のではなく、請求の範囲及び明細書全体か� ��読み取れる発明の要旨或いは思想に反しな� ��範囲で適宜変更可能であり、そのような変� ��を伴う回路装置の駆動方法及び回路装置も� ��た本発明の技術的範囲に含まれるものであ� ��。