SANYO SEMICONDUCTOR CO LTD (JP)
HASHIMOTO FUMINORI (JP)
| JPH11284448A | 1999-10-15 | |||
| JPH03244207A | 1991-10-31 | |||
| JPH02290311A | 1990-11-30 |
| ベース・コレクタ間が短絡された第1トランジスタと、第1トランジスタのベースにベースが接続された第2トランジスタと、を含み、第1トランジスタに流れる電流に応じた電流を第2トランジスタに流すカレントミラー回路において、 第1トランジスタのコレクタにゲートが接続され、ソースが第1および第2トランジスタのベースに接続され、ドレインが電源に接続された補償トランジスタを有し、 第1および第2トランジスタをバイポーラトランジスタとし、補償トランジスタをMOS型トランジスタとすることを特徴とするカレントミラー回路。 |
| 請求項1に記載のカレントミラー回路において、 前記第1および第2トランジスタは、NPN型であり、前記補償トランジスタはNチャネル型であり、前記補償トランジスタのドレインが接続される電源は正電源であることを特徴とするカレントミラー回路。 |
| 請求項1に記載のカレントミラー回路において、 前記第1および第2トランジスタは、PNP型であり、前記補償トランジスタはPチャネル型であり、前記補償トランジスタのドレインが接続される電源は負電源であることを特徴とするカレントミラー回路。 |
ベース・コレクタ間が短絡された第1トラ ンジスタと、第1トランジスタのベースにベ スが接続された第2トランジスタと、を含み 第1トランジスタに流れる電流に応じた電流 を第2トランジスタに流すカレントミラー回 に関する。
従来より、半導体集積回路においては、 数のカレントミラー回路が用いられており 図1、図2、図3、図4のようなカレントミラー 回路が知られている。
図1はNPN-トランジスタを用いる回路を示 ており、図1(a)は、最も基本的なカレントミ ー回路の構成を示している。
トランジスタQ1のコレクタは、電流源Iを し正電源に接続されており、エミッタはグ ンドに接続されている。また、トランジス Q2のコレクタは、負荷Mを介し正電源に接続 れており、エミッタはグランドに接続され いる。そして、トランジスタQ1,Q2のベース が直接接続されるとともに、トランジスタQ1 のベース・コレクタ間が短絡されている。こ の図1(a)の構成は基本的なカレントミラー回 であり、電流源Iからの電流Iinがトランジス Q1,Q2のベース電流となり、トランジスタQ1に 流れる電流と同一(またはトランジスタQ1,Q2の エミッタ面積の比に応じた大きさ)の電流Iout トランジスタQ2に流れる。
図1(b)は、ウィルソン型カレントミラー回 路を示している。トランジスタQ3,Q4のエミッ とグランドの間に、トランジスタQ1,Q2をそ ぞれ配置し、トランジスタQ3のベース・エミ ッタ間を短絡している。この構成によって、 トランジスタQ3,Q4のベース電流がIinから供給 れ、トランジスタQ1,Q2のベース電流がIoutか 供給される。従って、ミラー比が1であれば 、ベース電流の影響を排除して、Iin=Ioutにで る。
図1(c)は、変形ウィルソン型カレントミラ ー回路を示している。この回路では、図1(b) おけるトランジスタQ3を省略し、トランジス タQ4のベースを電流源IとトランジスタQ3のコ クタの間に接続している。これによって、 ランジスタQ4のベース電流がIinから供給さ 、トランジスタQ1,Q2のベース電流がトランジ スタQ4から供給されて、ベース電流分を補償 ることができる。
図1(d)は、図1におけるトランジスタQ1のベ ース・コレクタ間短絡に代え、補償トランジ スタQ5を設けたものである。補償トランジス Q5は、ベースがトランジスタQ1のコレクタ、 コレクタが正電源、エミッタがトランジスタ Q1,Q2のベースに接続されている。これによっ 、補償トランジスタQ5のベース電流が電流Ii nから供給されるが、トランジスタQ1,Q2のベー ス電流は、補償トランジスタQ5から供給され ため、Iinから流れ出るベース電流の量を非 に小さくできる。
図1(e)は、図1(d)の構成に加えて、トラン スタQ1,Q2のベースとグランドを接続する抵抗 Rを設けている。この抵抗によって、トラン スタQ1,Q2のベース電位を安定化することがで きる。
図2には、図1の各トランジスタをPNP型に 更し、電流源I、負荷Mをグランド側に設けた ものである。これらの回路によっても、図1 場合と同様の作用のカレントミラー回路を ることができる。
さらに、図3は、トランジスタをNチャネ MOSトランジスタとした場合のカレントミラ 回路、図4は、トランジスタをPチャネルMOSト ランジスタとして場合のカレントミラー回路 を示している。これらの回路のよっても、同 様の電流を流すことができる。
なお、カレントミラー回路については、 えば特開2006-33523号公報、特開平10-97332号公 、特開平7-121256号公報などに開示されてい 。
図1、2のバイポーラトランジスタで構成 たカレントミラー回路では、原理的にベー 電流による誤差が必ず生じる。
すなわち、図1(a),図2(a)の回路では、トラ ジスタQ1,Q2のベース電流がIinから流れるた 、ミラー比を崩れる。特に、トランジスタ hfeが低いときやミラー比を大きくするとき 十分な精度が得られない。図1(b)(c)、図2(b)(c) の回路は、ミラー比が1:1の場合は、非常に良 い性能を示す。しかし、トランジスタ間のエ ミッタ面積比を変更し、ミラー比が1:1以外の 場合は、ベース電流が相殺できなくなり、ミ ラー比が崩れる。
図1(d)(e)、図2(d)(e)方式は、補償トランジ タQ5から、トランジスタQ1,Q2のベース電流を 給できるため、Iinから流出するのは補償ト ンジスタQ5のベース電流だけでよく、カレ トミラーの精度を大幅に向上できる。
しかし、補償トランジスタQ5のコレクタ 流の1/hfeの電流がIinから流れ出るため、これ が問題になる場合もある。特に、1つのカレ トミラー入力側トランジスタに対し、多数 出力側トランジスタを設ける場合には、補 トランジスタQ5のコレクタ電流が大きくなり 、Iinへの影響が大きくなる。
また、図3、4のMOSトランジスタで構成し カレントミラー回路では、ベース電流がな その補正は不要である。しかし、MOSトラン スタでは、MOSトランジスタ自体のペア性が イポーラトランジスタ程よくない。従って 同等の性能にするためには、トランジスタ イズを相当大きくする必要があり、集積度 化のコスト高やサイズ大による周波数特性 化の問題がある。さらに、MOSトランジスタ しきい値電圧Vgsは、バイポーラトランジス のしきい値電圧Vbeに対して大きいため、ダ ナミックレンジを大きく取れなく、電源電 の低い回路には適用することが困難である
本発明に係るカレントミラー回路は、ベ ス・コレクタ間が短絡された第1トランジス タと、第1トランジスタのベースにベースが 続された第2トランジスタと、を含み、第1ト ランジスタに流れる電流に応じた電流を第2 ランジスタに流す。そして、第1トランジス のコレクタにゲートが接続され、ソースが 1および第2トランジスタのベースに接続さ 、ドレインが電源に接続された補償トラン スタを有する。そして、第1および第2トラン ジスタをバイポーラトランジスタとし、補償 トランジスタをMOS型トランジスタとする。
補償トランジスタとして、MOS型のトラン スタを用いたため、この補償トランジスタ ついてのベース電流が不要となり、精度の いカレントミラー回路を得ることができる
以下、本発明の実施形態について、図面 基づいて説明する。
図5には、実施形態の構成が示されている 。図5(a)のカレントミラー回路は、図1~4にお る(d)に対応する構成を有している。
バイポーラNPN型のトランジスタQ1のコレ タは、電流源Iを介し正電源に接続されてお 、エミッタはグランドに接続されている。 た、バイポーラNPN型のトランジスタQ2のコ クタは、負荷Mを介し正電源に接続されてお 、エミッタはグランドに接続されている。 た、これらトランジスタQ1,Q2のベース間が 接接続されている。そして、NチャネルMOS型 補償トランジスタQ5を有しており、この補 トランジスタQ5は、ゲートがトランジスタQ1 コレクタ、ドレインが正電源、ソースがト ンジスタQ1,Q2のベースに接続されている。
これによって、トランジスタQ1,Q2のベー 電流は、補償トランジスタQ5から供給される 。この補償トランジスタQ5は、MOS型トランジ タであり、ベース電流が不要であり、ベー 電流によるミラー比の悪化を防止すること できる。
一方、電流源Iに流れる電流Iinを流すトラ ンジスタQ1と、これとカレントミラー回路を 成するトランジスタQ2は、いずれもバイポ ラトランジスタであり、ペア性をよく、ト ンジスタQ1,Q2の共通ベースに供給されるベー ス電流は、設定されたミラー比通りに分配さ れる。トランジスタQ1には、Iinがそのまま流 るため、トランジスタQ2に、このIinにミラ 比を乗じた電流がIout流れ、精度の高いカレ トミラー回路が得られる。
図5(b)には、図1~4における(d)に対応する構 成を有するカレントミラー回路が示されてい る。すなわち、トランジスタQ1,Q2の共通ベー とグランドの間に抵抗Rを配置している。こ のような構成においても、上述の場合と同様 に、トランジスタQ2に、トランジスタQ1に流 る電流Iinにミラー比を乗じた電流Ioutを精度 く流すことができる。
ここで、図5の回路の動作を説明する。
まず、電源が立ち上がる前には、トラン スタQ1、Q2、Q3は全てOFFである。電源がONし 電源電圧が立ち上がると、最初に電流源Iか の電流IinがトランジスタQ1のコレクタとト ンジスタQ2のゲートに印加される。しかし、 トランジスタQ1、Q5は、当初はOFFでありハイ ンピーダンスであるので、トランジスタQ1の コレクタとトランジスタQ2のゲートは、0Vか 上昇し、トランジスタQ1,Q2のVbeとQ5のVgsにバ アスがかかる。
しきい値電圧までQ5のゲートとQ1のコレク タが高くなると補償トランジスタQ5がONして トランジスタQ1と、トランジスタQ2にベース 流Ibを供給する。補償トランジスタQ5はMOS型 トランジスタであり、ベース電流Ibは無く、 ランジスタQ1に流れる電流には影響がなく トランジスタQ1には、電流Iinがそのまま流れ る。
なお、図5(b)においては、補償トランジス タQ5からの電流の一部が抵抗Rを介し、グラン ドに流れるが、全体としての動作は基本的に 同一である。
さらに、図6(a)(b)には、図5(a)(b)の回路に ける、トランジスタQ1,Q2をPNPトランジスタと し、補償トランジスタQ5をPチャネルトランジ スタとして構成を示してある。この構成にお いても、図5(a)(b)と基本的の同様の作用効果 得られる。
図7には、1つのカレントミラー入力側ト ンジスタおよび補償トランジスタに対し、 数カレントミラー出力側トランジスタを設 た構成を示している。このような構成にお ても、MOS型の補償トランジスタQ5から十分な ベース電流を供給することができ、この際に 補償トランジスタQ5においてベース電流は生 ない。なお、図6は、カレントミラーを構成 するトランジスタとしてNPN型とNチャネル型 トランジスタを用いている。
図8は、図7の構成において、NPN型とNチャ ル型のトランジスタに代えて、PNP型とPチャ ネル型のトランジスタ用いた構成を示してい る。
このように、本実施形態のカレントミラー
路によれば、次のような効果が得られる。
(i)回路が比較的簡単である。
(ii)MOS型トランジスタは、補償トランジスタQ5
のみであり、この補償トランジスタQ5は、ト
ンジスタQ1のコレクタ電流に応じたベース
流をトランジスタQ1、Q2に供給するだけであ
、性能についての問題はなく、面積を比較
小さくできる。
(iii)電流源Iの電流Iinを決定することで、電流
Ioutは電流Iinに応じて決定される、このため
基本的に温度特性がよい回路となる。
(iv)カレントミラー出力側トランジスタが多
接続されても、補償トランジスタQ5の能力を
十分なものにすれば何ら問題はなく、高性能
のミラー比を維持することができる。
なお、図1~図4における(a)~(e)の各図、およ び図5および図6の(a)、(b)の各図は、便宜的に 通のグランドおよび正電源に接続している 、それぞれ別の回路である。