図19は、図18の復調回路30を実現するため� ��考えられる構成例を示す図である。復調回� ��30は、分岐部1901、平均値検出部1902及び比較 部1903を有する。分岐部1901は、pチャネルMOS電 界効果トランジスタP1,P2及びnチャネルMOS電界 効果トランジスタN1を有する。平均値検出部1 902は、抵抗及び容量を有する。比較部1903は� �pチャネルMOS電界効果トランジスタP3、nチャ� ��ルMOS電界効果トランジスタN2及びバッファ19 04を有する。

 pチャネルトランジスタP2及びP3は、第1の� ��レントミラーを構成し、入力電流Isに応じ� �信号電流Icを流す。また、nチャネルトラン� �スタN1及びN2は、第2のカレントミラーを構成 し、閾値電流Itを流す。

 図20は、図19の復調回路の動作を説明する ためのタイムチャートである。信号電流Icは� ��入力電流Isに応じてハイレベル電流IcH又は� �ーレベル電流に変化する。信号電流Icの振幅 AMは、ハイレベル電流IcH及びローレベル電流� ��差である。信号電流Icの変調比は、AM/IcHで� �される。信号電流Icが閾値電流Itより大きい� ��きにはハイレベルとして復調され、信号電� ��Icが閾値電流Itより小さいときにはローレベ ルとして復調される。

 ここで、閾値電流Itは、第1のカレントミ� ��ー(トランジスタP2及びP3)及び第2のカレント ミラー(トランジスタN1及びN2)のオフセットに よりばらつきが生じる。例えば、閾値電流It� ��ばらつきにより電流It1になってしまうと、� ��号電流Icがハイレベルになってもローレベ� �になっても、常にローレベルとして復調さ� �てしまう。逆に、閾値電流Itがばらつきによ り電流It2になってしまうと、信号電流Icがハ� ��レベルになってもローレベルになっても、� ��にハイレベルとして復調されてしまう。こ� ��らの場合には、正常な復調を行うことがで� ��ず、復調回路の歩留りが悪くなるという問� ��が生じる。

(第1の実施形態)
 図1は、本発明の第1の実施形態による復調� �路の構成例を示す回路図である。復調回路� �、電流が大きいか小さいかで論理が1か0かを 示す強度変調(ASK変調)信号を復調する。例え� ��、復調回路は、タグICがリーダライタから� �号を受信し、電流として抽出した信号を復� �することができる。

 入力端子INには、電流振幅変調(ASK変調)さ れた信号Isが入力される。nチャネルMOS電界効 果トランジスタ101は、ドレインが入力端子IN� ��接続され、ゲート(制御端子)が比較器103の� �入力端子(反転入力端子)に接続され、ソース が基準電位(グランド電位)に接続される。ダ� ��オード102は、アノードが入力端子INに接続� �れ、カソードがトランジスタ101のゲートに� �続される。電流源104は、トランジスタ101の� �ート及び基準電位間に接続される。容量105� �、電流源104と並列に、トランジスタ101のゲ� �ト及び基準電位間に接続される。比較器103� �、正入力端子(非反転入力端子)が入力端子IN� ��接続され、負入力端子がトランジスタ101の� ��ートに接続され、出力端子が出力端子OUTに� ��続される。入力電圧Viは、入力端子INの電圧 である。電圧Vpは、トランジスタ101のゲート� ��圧である。比較器103は、入力電圧Vi及び電� �Vpを比較し、入力電圧Viが電圧Vpより高いと� �にはハイレベルを出力端子OUTに出力し、入� �電圧Viが電圧Vpより低いときにはローレベル� ��出力端子OUTに出力する。

 図2は、図1の復調回路のより具体的な構� �例を示す回路図である。図1のダイオード102� ��、図2のnチャネルMOS電界効果トランジスタ20 1で構成することができる。トランジスタ201� �、ゲート及びドレインが入力端子INに接続さ れ、ソースがトランジスタ101のゲートに接続 される。

 図3は、入力電流Isの波形例を示すタイム� ��ャートである。入力電流Isは、ASK変調され� �ASK信号であり、ハイレベルのときにはハイ� �ベル電流IsHが流れ、ローレベルのときには� �ーレベル電流IsLが流れる。

 図4は、入力電流Isがハイレベルのときの� ��1の復調回路の動作を説明するための回路図 である。入力端子INには、ハイレベル電流IsH� ��流れる。すると、電圧Viが高くなり、ダイ� �ード102がオンし、ダイオード102にバイアス� �流Ibが流れる。トランジスタ101のドレイン及 びソース間には、IsH-Ibの電流が流れる。容量 105は、バイアス電流Ibにより充電され、ピー� ��電圧Vpを維持する。電流源104は、バイアス� �流Ibの電流源であり、バイアス電流Ibを流す� ��すなわち、電流源104は、入力端子INの電流� �流すことができる。ダイオード102は、バイ� �ス電流Ibが流れると、閾値電圧Vthの電圧降下 が生じる。閾値電圧Vthは、例えば0.6Vである� �したがって、入力端子INの電圧Viは、Vi=Vp+Vth� ��表される。トランジスタ101のゲート電圧Vp� �、トランジスタ101にIsH-Ibの電流が流れるよ� �な電圧でバランスが保たれる。入力電圧Viは 、ピーク電圧Vpより十分に高くなる。したが� ��て、入力端子INにハイレベル電流IsHが入力� �れると、比較器103は、正常にハイレベルを� �力端子OUTに出力することができる。

 図5は、入力電流Isがローレベルのときの� ��1の復調回路の動作を説明するための回路図 である。入力端子INには、ローレベル電流IsL� ��流れる。ローレベル電流IsLは、IsH-Ibより十� ��小さい電流である。この場合、入力電圧Vi� �、ピーク電圧Vpよりも十分に低くなり、ダイ オード102はオフになり電流が流れない。なお 、ピーク電圧Vpは、容量105により、ハイレベ� ��電流IsHが流れたときのピーク電圧を維持し� ��いる。入力電圧Viがピーク電圧Vpより十分に 低いので、比較器103は正常にローレベルを出 力端子OUTに出力することができる。以下、図 6を参照しながら、入力電圧Viがピーク電圧Vp� ��りも十分に低くなる理由を説明する。

 図6は、トランジスタ101のドレイン-ソー� �間電圧Vdsとドレイン-ソース間電流Idsの関係� ��示す特性図である。横軸がトランジスタ101� ��ドレイン-ソース間電圧Vds[V]を示し、縦軸が トランジスタ101のドレイン-ソース間電流Ids[� �A]を示す。トランジスタ101の飽和領域では、 電流Idsの変化が小さくても、電圧Vdsの変化が 大きくなる特性を有する。この特性を利用す ると、ローレベル電流IsLが流れるときは、ハ イレベル電流IsHが流れるときに比べ、入力電 圧Viが十分に低くなる。これにより、比較器1 03は、入力電流Isのレベルに応じて、正常に� �イレベル又はローレベルを出力することが� �きる。すなわち、入力電流Isの変調比が小さ い場合であっても、正常な復調を行うことが できる。入力電流Isの変調比は、振幅/ハイレ ベル電流で表される。

 図7~図10は、ハイレベル電流IsHが100μA、バ イアス電流Ibが10μAであるときの図1の復調回� ��の入力電圧Viのシミュレーション結果を示� �図である。ハイレベル電流IsHが100μAである� �き、ピーク電圧Vpは約1Vになる。

 図7はローレベル電流IsLがIsH-0.5×Ib(=95μA)� �図8はローレベル電流IsLがIsH-Ib(=90μA)、図9は� ��ーレベル電流IsLがIsH-1.5×Ib(=85μA)、図10はロ� ��レベル電流IsLがIsH-2×Ib(=80μA)のときのシミ� �レーション結果を示す。

 図8のように90μAのローレベル電流IsLがト� ��ンジスタ101に流れると、図6に示すように、 トランジスタ101のドレイン-ソース間電圧Vds� �約1.33Vになり、比較的高い値になる。それに 対し、図10のように80μAのローレベル電流IsL� �トランジスタ101に流れると、図6に示すよう� ��、トランジスタ101のドレイン-ソース間電圧 Vdsは約0.17Vになり、十分に低い値になる。こ� ��ように、トランジスタ101に流れる電流Idsが1 0μA変化するだけで、ドレイン-ソース間電圧V dsは約1.16(=1.33-0.17)Vと大きく変化する。

 図7及び図8の状態では、入力電圧Viの振幅 が小さく、入力電圧Viが常にピーク電圧Vpよ� �高くなってしまい、正常は復調を行うこと� �できない。これに対し、図9及び10の状態で� �、入力電圧Viの振幅が大きく、入力電圧Viが� ��イレベルのときにはピーク電圧Vpより十分� �高く、入力電圧Viがローレベルのときにはピ ーク電圧Vpより十分に低く、正常な復調を行� ��ことができる。

 この結果から分かる通り、入力電流Isの� �幅がバイアス電流Ib(=10μA)より大きい場合(図 9及び図10)には正常に復調することができ、� �イアス電流Ibは閾値としての役割を果たす。 ASK変調はハイレベル電流IsHとローレベル電流 IsLの比がある程度決まっているが、ハイレベ ル電流IsHの絶対値はリーダライタの出力パワ ーや、リーダライタとタグとの距離によって 変わるため、バイアス電流Ibはハイレベル電� ��IsHに対して比例しているとよい。このため� ��バイアス電流Ibの電流源104は、図11に示すよ うに、カレントミラーで構成することにより 、ハイレベル電流IsHが変化しても常に最適な バイアス電流Ibを得ることができる。

 図11は、図1の復調回路のより具体的な構� ��例を示す回路図である。図1の電流源104は、 図11のnチャネルMOS電界効果トランジスタ1101� �構成することができる。トランジスタ1101は� ��ゲート及びドレインがトランジスタ101のゲ� ��トに接続され、ソースが基準電位に接続さ� ��る。トランジスタ1101は、トランジスタ101と の間でカレントミラーを構成し、バイアス電 流Ibを流すことができる。これにより、トラ� ��ジスタ1101は、トランジスタ101の電流に比例 した電流を流すことができる。例えば、トラ ンジスタ101及び1101のサイズ比を9:1にすると� �トランジスタ101にはIsH-Ib=90μA、トランジス� �1101にはIb=10μAの電流を流すことができる。� �の時、ハイレベル電流IsHは100μAである。

(第2の実施形態)
 図12は、図1の復調回路において入力電流Is� �ローレベル状態が長期間T1続いた場合の入力 電圧Vi及びピーク電圧Vpを示すタイミングチ� �ートである。入力電流Isのローレベル状態が 長く続くような場合、容量105に蓄積された電 荷が電流源104を介して放電し、電圧Vpが徐々� ��下がっていく。ただし、図12では分からな� �くらいわずかに下がる。すると、トランジ� �タ101に流れる電流が小さくなり、電圧Viが高 くなっていく。やがて、電圧Viが電圧Vpより� �くなると、入力電流Isがローレベルであるに もかかわらず、比較器103は誤ってハイレベル を出力してしまう。ローレベル時間T1が長い� ��合には、正常な復調を行うことができない� ��入力電流Isのビットレートの低さに応じて� �容量105の容量値も大きくすればよいが、IC(� �積回路)内に容量を入れ込む場合には容量値� ��大きくするために面積を大きくすると、コ� ��トが高くなる問題があり、限界がある。本� ��明の第2の実施形態では、入力電流Isのロー� ��ベル期間T1が長くなる場合でも正常に復調� �ることができる復調回路を提供する。

 図13は、本発明の第2の実施形態による復� ��回路の構成例を示す回路図である。本実施� ��態(図13)は、第1の実施形態(図11)に対して、� ��イッチ1301を追加したものである。ここで、 入力端子INの電圧をVi1とし、トランジスタ101� ��ゲート電圧をVp1とする。スイッチ1301は、ト ランジスタ101のゲート及び電流源のトランジ スタ1101のドレイン間に接続され、比較器103� �出力電圧(比較結果)に応じて、電流源のトラ ンジスタ1101に流れる電流を遮断する。スイ� �チ1301は、比較器103の出力電圧がハイレベル� ��ときには閉じ、比較器103の出力電圧がロー� ��ベルのときには開く。

 図12に、図13の復調回路の入力電圧Vi1及び ゲート電圧Vp1を示す。比較器103の出力電圧が ハイレベルのときには、スイッチ1301が閉じ� �ので、図13は図11と同じ回路構成になる。こ� ��に対し、比較器103の出力電圧がローレベル� ��ときには、スイッチ1301が開き、電流源のト ランジスタ1101が容量105から切り離され、電� �源のトランジスタ1101にはバイアス電流Ibが� �れない。その結果、容量105に蓄積されてい� �電荷は放電せず、容量105はピーク電圧Vp1を� �持することができる。その結果、入力電流Is のローレベル期間T1でも、入力電圧Vi1は高く� ��らずにローレベルを維持することができる� ��その結果、入力電流Isのローレベル期間T1が 長くなった場合にも、入力電圧Vi1はローレベ ルを維持し、正常な復調を行うことができる 。入力電流Isのローレベル状態では、スイッ� ��1301を開くことにより、容量105の容量値が小 さい場合でも、容量105は長い間ピーク電圧Vp� ��保持することができる。

(第3の実施形態)
 図14は、図13の復調回路において入力電流Is� ��してノイズの異常信号1401が入力された場合 の入力電圧Vi1及びピーク電圧Vp1を示すタイミ ングチャートである。容量105及びダイオード 102は、ピーク電圧検出回路を構成し、ピーク 電圧Vpを検出して保持する。入力電流Isとし� �大電流の異常信号1401が入力されると、ピー� ��電圧Vp1は高くなり、容量105は高くなったピ� ��ク電圧Vp1を保持する。その結果、トランジ� ��タ101は大きな電流を流し、入力電圧Vi1が低� ��なる。入力電圧Vi1が低くなると、スイッチ1 301が開き、電流源のトランジスタ1101にバイ� �ス電流Ibが流れない。そのため、容量105は、 高いピーク電圧Vp1を維持し続ける。入力電流 Isが通常のハイレベル又はローレベル信号に� ��っても、入力電圧Vi1が低くなってしまって� ��るので、常に出力端子OUTがローレベルにな� ��、デッドロック状態に陥る。すなわち、ス� ��ッチ1301により電流源のトランジスタ1101が� �断され、容量105のリークパスがなくなり、� �ッドロック状態に陥る。本発明の第3の実施� ��態は、このようなデッドロック状態を回避� ��るための復調回路を提供する。

 図15は、本発明の第3の実施形態による復� ��回路の構成例を示す回路図である。本実施� ��態(図15)は、第2の実施形態(図13)に対して、� ��常検知器1501及びスイッチ1504を追加したも� �である。ここで、入力端子INの電圧をVi2とし 、トランジスタ101のゲート電圧をVp2とする。

 図14に、図15の復調回路の入力電圧Vi2及び ゲート電圧Vp2を示す。異常検知器1501は、比� �器103の出力電圧がローレベルである時間(入� ��電圧Vi2がピーク電圧Vp2より低い時間)が閾値 より長いときには、スイッチ1504を閉じ、ト� �ンジスタ101のゲートを基準電位に接続し、� �ランジスタ101のゲート電圧Vp2を低下させる� �逆に、異常検知器1501は、比較器103の出力電� ��がローレベルである時間(入力電圧Vi2がピー ク電圧Vp2より低い時間)が閾値より短いとき� �は、スイッチ1504を開き、図13と同じ回路構� �にする。

 異常検知器1501は、タイマ1502及び比較回� �1503を有する。タイマ1502は、電流源1511、pチ� ��ネルMOS電界効果トランジスタ1512、nチャネ� �電界効果トランジスタ1513及び容量1514を有し 、入力電圧Vi2がトランジスタ101のゲート電圧 Vpより低い時間に応じた電圧V1を出力する。� �較器103の出力電圧がハイレベルであるとき� �は、トランジスタ1512がオフし、トランジス� ��1513がオンし、タイマ1502の出力電圧V1はロー レベルになる。比較器103の出力電圧がローレ ベルになると、トランジスタ1512がオンし、� �ランジスタ1513がオフする。その結果、容量1 514が充電され、出力電圧V1が徐々に高くなっ� ��いく。すなわち、タイマ1502は、比較器103の 出力電圧がローレベルになってからの時間に 応じた電圧V1を出力する。

 比較回路1503は、比較器1515及び電源1516を� ��する。電源1516は、閾値電圧V2を生成する。� ��較器1515は、電圧V1及び閾値電圧V2を比較し� �電圧V1が閾値電圧V2より低いときには、ロー� ��ベルの電圧V3を出力する。出力電圧V3がロー レベルであるときには、スイッチ1504は開き� �図13と同じ回路構成になる。それに対し、電 圧V1が閾値電圧V2より高いときには、比較器15 15はハイレベルの電圧V3を出力する。出力電� �V3がハイレベルであるときには、スイッチ150 4は閉じ、トランジスタ101のゲートは基準電� �に接続される。スイッチ1504は、比較回路1503 の出力電圧(比較結果)V3に応じて、トランジ� �タ101のゲートを基準電位に接続する。する� �、トランジスタ101のゲート電圧Vp2は低くな� �、入力電圧Vi2が高くなる。やがて、入力電� �Vi2がゲート電圧Vp2より高くなり、比較器103� �ハイレベルを出力する。すると、トランジ� �タ1512がオフし、トランジスタ1513がオンし、 電圧V1がローレベルになり、電圧V3もローレ� �ルになる。すると、スイッチ1504が開き、図1 3の回路と同じ動作を行い、正常な復調動作� �復帰することができる。

 以上のように、本実施形態によれば、比� ��器103の出力電圧がローレベルである状態が� ��常に長く続いた場合は、ゲート電圧Vp2を基� ��電位に接続し、強制リセットさせることに� ��り、デッドロック状態から抜け出すことが� ��きる。

(第4の実施形態)
 図16は、本発明の第4の実施形態による復調� ��路の構成例を示す回路図である。本実施形� ��(図16)は、第1の実施形態(図2)に対して、リ� �ク電流源1601を追加したものである。なお、� ��イアス電流源104は、入力端子IN及び基準電� �間に接続され、トランジスタ101のゲート電� �に応じて電流の大きさが制御される。リー� �電流源1601は、トランジスタ101のゲート及び� ��準電位間に接続される。本実施形態では、� ��値を決めるバイアス電流Ibの電流源104とは� �に、リーク電流源1601を設ける。リーク電流� ��1601は、バイアス電流源104に比べ、2桁又は3� ��小さい電流を流すための電流源である。

 第1~第3の実施形態では、バイアス電流源1 04は、容量105と並列に接続されていたため、� ��量105に蓄積されている電荷を放電させ、ト� ��ンジスタ101のゲート電圧を低くする原因に� ��っていた。本実施形態では、バイアス電流� ��104を入力端子IN及び基準電位間に接続する� �とにより、容量105の放電を防止し、トラン� �スタ101のゲート電圧の低下を防止すること� �できる。ただし、容量105のリーク電流を流� �ためのリークパスは必要であるので、リー� �電流源1601を設ける。リーク電流源1601は、流 す電流が極めて小さいので、トランジスタ101 のゲート電圧低下を防止することができる。

 入力電流Isのハイレベル値が小さくなっ� �場合、入力端子INの電圧が低くなる。これに 合わせて、バイアス電流源104のバイアス電流 Ibを小さくすることができる。少なくとも、� ��ランジスタ101のゲート電圧よりも入力端子I Nの電圧が高い場合では、バイアス電流源104� �バイアス電流Ibをほとんど0にする。この動� �により、入力電流Isの減少がバイアス電流Ib� ��り小さい場合、入力端子INの電圧は下がる� �のの、トランジスタ101のゲート電圧より高� �電圧に保たれる。逆に、入力電流Isの減少が バイアス電流Ibより大きいと、入力端子INの� �圧はトランジスタ101のゲート電圧より低く� �る。本実施形態によれば、入力電流Isの大き さに応じて、バイアス電流Ibの大きさを変え� ��ので、入力電流Isが小さくなった場合にも� �正常に復調することができる。

 図17は、図16の復調回路のより具体的な構 成例を示す回路図である。nチャネルMOS電界� �果トランジスタ1101は、図16のバイアス電流� �104に対応し、ゲートがトランジスタ101のゲ� �トに接続され、ドレインがトランジスタ(負� ��)1701及び1702を介して入力端子INに接続され� �ソースが基準電位に接続される。nチャネルM OS電界トランジスタ1701は、ゲート及びドレイ ンが入力端子INに接続され、ソースがnチャネ ルMOS電界効果トランジスタ1702のゲート及び� �レインに接続される。トランジスタ1702のソ� ��スは、トランジスタ1101のドレインに接続さ れる。トランジスタ1701及び1702は、ダイオー� ��負荷であり、それぞれ例えば閾値電圧0.6Vの 電圧降下を生じ、両者を合わせて1.2Vの電圧� �下を生じる。

 以上のように、第1~第4の実施形態の復調� ��路は、トランジスタ、ダイオード、容量及� ��バイアス電流源を有する。ハイレベル入力� ��流IsHから閾値電流Ibを引いた電流がトラン� �スタ101に流れるように、トランジスタ101の� �ート電圧Vpがバランスされる。容量105は、そ のトランジスタ101のゲート電圧を記憶する。 ハイレベル入力電流IsHが流れるときのトラン ジスタ101のドレイン電圧Viがリファレンス電� ��Vpよりも高い電圧に設計される。ローレベ� �入力電流IsLは、ハイレベル入力電流IsLから� �値電流Ibを引いた電流値よりも小さい。ロー レベル入力電流IsLが流れるときのトランジス タ101のドレイン電圧Viは、リファレンス電圧V pよりも低い電圧に設計される。なお、上記� �電界効果トランジスタの代わりに、バイポ� �ラトランジスタを用いてもよい。

 次に、第1~第4の実施形態の効果を説明す� ��。ハイレベル入力電流IsHを1(相対値)とし、� ��ーレベル入力電流IsLを0.8(相対値)とし、ノ� �ズを0.01(相対値)と仮定し、図19の復調回路と 第1~第4の実施形態の復調回路とを比較する。

 図19の復調回路では、閾値電流Itは、0.9(� �対値)であるときが最適値である。ノイズに� ��り許容される閾値電流Itのバラツキは、0.81~ 0.99(相対値)であり、最適値からは±10%である� ��閾値電流Itのバラツキは、0を基準とするた� ��、最適値から±10%の小さな値しか許されな� �。

 これに対し、第1~第4の実施形態では、閾� ��であるバイアス電流Ibの最適値は、0.1(相対� ��)である。例えば、ハイレベル入力電流IsHが 100μA、ローレベル入力電流IsLが80μA、バイア� ��電流Ibが10μAである。ノイズにより許容され る閾値電流Ibのバラツキは、0.01~0.19(相対値)� �あり、最適値からは±90%である。閾値電流Ib� ��バラツキは、ハイレベル入力電流IsHを基準� ��するため、最適値から±90%の大きな値が許� �れる。第1~第4の実施形態の復調回路は、図19 の復調回路に比べ、9倍のバラツキを許容で� �、歩留りを向上させることができる。

 なお、上記実施形態は、何れも本発明を� ��施するにあたっての具体化の例を示したも� ��に過ぎず、これらによって本発明の技術的� ��囲が限定的に解釈されてはならないもので� ��る。すなわち、本発明はその技術思想、ま� ��はその主要な特徴から逸脱することなく、� ��々な形で実施することができる。