以下、本発明の放電管点灯装置の実施の� ��態を図面を参照しながら詳細に説明する。� ��発明の放電管点灯装置は、複数の放電管の� ��てが点灯したことを検出した後、駆動周波� ��を始動周波数から点灯維持周波数に切り換� ��ることにより、放電管の点灯ミスを防止す� ��ものである。

 図2は本発明の実施例1の放電管点灯装置� �構成を示す回路図である。図3Aは本実施例の 放電管点灯装置の制御回路部の一部分を示す 図である。図3Bは本実施例の放電管点灯装置� ��制御回路部の残りの部分を示す図である。� ��3Aの符号a~iと図3Bの符号a~iは対応し、同一符 号同士で接続されている。

 図2において、直流電源Vinとグランドとの 間には、ハイサイドのP型MOSFETQp1(P型FETQp1と称 する。)とローサイドのN型MOSFETQn1(N型FETQn1と� �する。)との直列回路が接続されている。P型 FETQp1とN型FETQn1との接続点とグランドGNDとの� �には、コンデンサC3aとトランスT1の一次巻線 P1との直列回路と、コンデンサC3bとトランスT 2の一次巻線P2との直列回路と、コンデンサC3c とトランスT3の一次巻線P3との直列回路と、� �ンデンサC3dとトランスT4の一次巻線P4との直� ��回路とが接続されている。

 P型FETQp1のソースに直流電源Vinが供給され 、P型FETQp1のゲートは制御回路部(半導体集積� ��路)1のDRV1端子に接続されている。N型FETQn1の ゲートは制御回路部1のDRV2端子に接続されて� ��る。

 トランスT1の二次巻線S1の一端とグランド との間にはコンデンサC9aとコンデンサC4aの直 列回路が接続され、コンデンサC9aとコンデン サC4aとの接続点にはダイオードD6aのカソード 及びダイオードD7aのアノードが接続される。 ダイオードD6a,D7a及びコンデンサC9a,C4aは、整� ��平滑回路を構成し、出力電圧(放電管3aに印� ��される電圧)に比例した電圧を検出し、検出 された電圧を制御回路部1のOVP端子に出力す� �。

 トランスT2の二次巻線S2の一端とグランド との間にはコンデンサC9bとコンデンサC4bの直 列回路が接続され、コンデンサC9bとコンデン サC4bとの接続点にはダイオードD6bのカソード 及びダイオードD7bのアノードが接続される。 ダイオードD6b,D7b及びコンデンサC9b,C4bは、整� ��平滑回路を構成し、出力電圧に比例した電� ��を検出し、検出された電圧を制御回路部1の OVP端子に出力する。

 トランスT3の二次巻線S3の一端とグランド との間にはコンデンサC9cとコンデンサC4cの直 列回路が接続され、コンデンサC9cとコンデン サC4cとの接続点にはダイオードD6cのカソード 及びダイオードD7cのアノードが接続される。 ダイオードD6c,D7c及びコンデンサC9c,C4cは、整� ��平滑回路を構成し、出力電圧に比例した電� ��を検出し、検出された電圧を制御回路部1の OVP端子に出力する。

 トランスT4の二次巻線S4の一端とグランド との間にはコンデンサC9dとコンデンサC4dの直 列回路が接続され、コンデンサC9dとコンデン サC4dとの接続点にはダイオードD6dのカソード 及びダイオードD7dのアノードが接続される。 ダイオードD6d,D7d及びコンデンサC9d,C4dは、整� ��平滑回路を構成し、出力電圧に比例した電� ��を検出し、検出された電圧を制御回路部1の OVP端子に出力する。

 トランスT1の二次巻線S1の一端は放電管3a� ��一方の電極に接続されている。トランスT2� �二次巻線S2の一端は放電管3bの一方の電極に� ��続されている。トランスT3の二次巻線S3の一 端は放電管3cの一方の電極に接続されている� ��トランスT4の二次巻線S4の一端は放電管3dの� ��方の電極に接続されている。

 なお、L1はトランスT1のリーケージインダ クタンス要素、L2はトランスT2のリーケージ� �ンダクタンス要素、L3はトランスT3のリーケ� ��ジインダクタンス要素、L4はトランスT4のリ ーケージインダクタンス要素を示している。

 放電管3aの他方の電極は、ダイオードD3a� �カソード及びダイオードD4aのアノードに接� �される。放電管3bの他方の電極は、ダイオー ドD3bのカソード及びダイオードD4bのアノード に接続される。放電管3cの他方の電極は、ダ� ��オードD3cのカソード及びダイオードD4cのア� ��ードに接続される。放電管3dの他方の電極� �、ダイオードD3dのカソード及びダイオードD4 dのアノードに接続される。

 負荷電流検出回路(本発明の電流検出器)8� ��、ダイオードD3a,D4a及び抵抗R5a、ダイオード D3b,D4b及び抵抗R5b、ダイオードD3c,D4c及び抵抗R 5c、ダイオードD3d,D4d及び抵抗R5dからなり、放 電管3a~3dに流れる各々の電流を検出し、検出� ��れた各々の検出電流に比例した各々の検出� ��圧を点灯検出回路7(本発明の点灯検出器)に� ��力するとともに、ダイオードD3a,D4a及び抵抗 R5aで検出された電圧を検出信号として制御回 路部1のFB端子に出力する。

 点灯検出回路7は、NPN型トランジスタTr1~Tr 3とN型MOSFETQn2とが直列に接続された直列回路� ��構成され、放電管3a~3dの全てが点灯したと� �、負荷電流検出回路8の出力によりNPN型トラ� ��ジスタTr1~Tr3とN型MOSFETQn2との全てがオンし� �、放電管3a~3dの全てが点灯したことを表す点 灯完了信号を出力することにより4入力のト� �ンジスタANDゲートを形成している。

 ダイオードD4dのカソード及び抵抗R5dの一� ��にはNPN型トランジスタTr1のベースが接続さ� ��、ダイオードD4cのカソード及び抵抗R5cの一� ��にはNPN型トランジスタTr2のベースが接続さ� ��、ダイオードD4bのカソード及び抵抗R5bの一� ��にはNPN型トランジスタTr3のベースが接続さ� ��、ダイオードD4aのカソード及び抵抗R5aの一� ��にはN型MOSFETQn2のゲートが接続されている。

 NPN型トランジスタTr1のコレクタは抵抗R6� �介して電源REGに接続され、NPN型トランジス� �Tr1のエミッタはNPN型トランジスタTr2のコレ� �タに接続され、NPN型トランジスタTr2のエミ� �タはNPN型トランジスタTr3のコレクタに接続� �れ、NPN型トランジスタTr3のエミッタはN型MOSF ETQn2のドレインに接続され、N型MOSFETQn2のソー スはグランドに接続されている。

 検出信号遮断回路9は、抵抗R6,R7,R8、コン� ��ンサC10、NPN型トランジスタTr4で構成され、� ��灯検出回路7から点灯完了信号が入力される まで負荷電流検出回路8からの検出信号のFB端 子への出力を遮断するものである。電源REGと グランドの間には抵抗R6と抵抗R7と抵抗R8との 直列回路が接続され、抵抗R8に並列にコンデ� ��サC10が接続されている。

 NPN型トランジスタTr4のベースは抵抗R8と� �ンデンサC10との並列回路に接続され、NPN型� �ランジスタTr4のエミッタはグランドに接続� �れ、NPN型トランジスタTr4のコレクタはダイ� �ードD4aのカソード及び抵抗R5aの一端と制御� �路部1のFB端子とに接続されている。抵抗R6と 抵抗R7との接続点は、NPN型トランジスタTr1の� ��レクタに接続されている。

 制御回路部1は、スイッチング素子Qp1,Qn1� �略180°位相差でトランスT1~T4の二次巻線S1~S4� �流れる電流に応じたパルス幅でPWM制御信号� �よりオン/オフ制御する。

 このように構成された本実施例の放電管� ��灯装置によれば、放電管3a~3dの内の、例え� �、放電管3a~3cに電流が流れ且つ放電管3dに電� ��が流れていない場合には、負荷電流検出回� ��8(ダイオードD3d,D4d及び抵抗R5d)からNPN型トラ ンジスタTr1のベースに電圧が印加されないた め、NPN型トランジスタTr1がオフとなる。

 即ち、点灯検出回路7が動作していないと きには、電源REGからの電圧によりNPN型トラン ジスタTr4がオンする。このため、負荷電流検 出回路8(ダイオードD3a,D4a及び抵抗R5a)は、グ� �ンドに接続されるため、負荷電流検出回路8( ダイオードD3a,D4a及び抵抗R5a)からの検出信号� ��端子FBへの出力は、遮断される。

 一方、放電管3a~3dの全てに電流が流れた� �合には、負荷電流検出回路8からの出力によ� ��NPN型トランジスタTr1~Tr3及びN型MOSFETQn2の全� �がオンとなる。即ち、点灯検出回路7が動作� ��ると、NPN型トランジスタTr4はオフする。こ� ��ため、負荷電流検出回路8(ダイオードD3a,D4a� ��び抵抗R5a)からの検出信号は端子FBに出力さ� ��る。

(制御回路部1の詳細な構成)
 次に、制御回路部1の詳細な構成について図 3A及び図3Bを参照しながら説明する。

 まず、Vcc端子電圧が比較器53に入力され� �ENA端子電圧が比較器52に入力され、Vcc端子電 圧とENA端子電圧とが、それぞれ定められたス タート電圧以上になると、ANDゲート54の出力� ��Hレベルとなり、内部レギュレータ55が起動� ��、REG端子電圧が各部に出力される。

 なお、ENA端子電圧が定められたスタート� ��圧以下である場合には、ANDゲート54はVcc端� �電圧を遮断して、内部レギュレータ55は、待 機時の制御回路部1の消費電流を限りなくゼ� �にする。

 内部レギュレータ55が起動すると、制御� �路部1の内部の各回路が動作を開始し、以下� ��動作を行なう。

 三角波発生器12は、定電流によりCF端子に 接続されるコンデンサC1の充放電を行い、三� ��波信号を発生させ、三角波信号の発振波形� ��基づいてクロックCKを生成する。クロックCK は、CF端子での三角波信号の発振波形に同期� ��た立ち上がり期間がHレベルで、立下り期間 がLレベルのパルス電圧波形であり、PWMコン� �レータCOMP1-1~1-4,2-1~2-4及びPWM遮断回路を構成� ��る論理回路77,78に送られる。

 比較器68a(本発明の比較器に対応)は、基� �電圧VCDとFB端子電圧(検出信号)とを比較し、� ��準電圧VCDがFB端子電圧より大きいときにはH� ��ベルを出力し、基準電圧VCDがFB端子電圧よ� �小さいときにはLレベルを出力する。

 比較器81は、OVP端子電圧が基準電圧VOVP2よ りも大きいときにHレベルを出力し、OVP端子� �圧が基準電圧VOVP2よりも小さいときにLレベ� �を出力する。ORゲート69は、比較器68aの出力� ��比較器81とのOR論理を演算する。

 定常時では、RI端子に接続された定電流� �決定抵抗R1でカレントミラー回路11により任� ��に設定される電流I1と、RS端子に接続された 定電流値決定抵抗R2でカレントミラー回路70� �より任意に設定される電流I2との合計電流に より、CF端子に接続された発振器コンデンサC 1の充放電が行われ、三角波信号が発生する� �この三角波信号は、立ち上がり傾斜と立下� �り傾斜が同じである。カレントミラー回路11 及びカレントミラー回路70は、本発明の周波� ��切替回路に対応する。

 一方、放電管3aに流れる電流は、抵抗R5a� �電圧に変換された後に、FB端子に入力される 。放電管3aに電流が流れ始め、FB端子電圧が� �誤差増幅器67aの基準電圧VREF(電源電圧REGを抵 抗R11と抵抗R12とで分割した電圧)よりも低く� �定された基準電圧VCD以上になり、比較器68a� �Lレベルを出力し、且つ、OVP端子電圧が比較� ��81の基準電圧VOVP2以下である場合には、ORゲ� ��ト69の出力はLレベルとなる。

 このため、カレントミラー回路70からの� �流I2は遮断され、コンデンサC1の充放電は、� ��流I1のみの充放電に切り替わる。即ち、放� �管3a~3dに電流が正常に流れ始めるまでの始動 時には、定常時の発振周波数(点灯周波数)よ� ��も高い発振周波数(始動周波数)で放電管3a~3d に電圧を印加することで、共振回路5a~5dのゲ� ��ンを高くする。つまり、出力電圧をより高� ��出力できると共に、負荷であるパネルの近� ��効果により、放電管3a~3dの点灯特性を高め� �ことができる。従って、複数の放電管3a~3dを 並列に点灯させても、点灯ミスを起こさず、 放電管3a~3dを安定して始動できる。

 誤差増幅器67a(本発明の誤差増幅器に対応 )は、FB端子から入力される電圧と電圧REGを抵 抗R11と抵抗R12とで分圧した基準電圧VREFとの� �差電圧を増幅して出力する。

 PWMコンパレータCOMP1-2は、誤差増幅器67aか らの誤差電圧と三角波発生器12からの三角波� ��号とを比較し、誤差増幅器67aからの誤差電� ��が三角波発生器12からの三角波信号の電圧� �上のときにHレベルのパルスを論理回路75に� �力する。逆に誤差増幅器67aからの誤差電圧� �三角波発生器12からの三角波信号の電圧未満 のときにLレベルのパルスを論理回路75に出力 する。即ち、PWMコンパレータCOMP1-2は、二次� �線S1に流れる電流に応じたパルス幅のPWM制御 信号を生成する。NANDゲート77は、論理回路75� ��介するPWM制御信号とデューティ反転回路64� �らの出力とのNAND論理を演算し、ドライバ82a� ��介してスイッチング素子Qp1のゲートに出力� ��る。

 PWMコンパレータCOMP2-2は、誤差増幅器67aか らの誤差電圧と三角波発生器12の三角波信号� ��上下限値の中点で反転した反転信号とを比� ��し、二次巻線S1に流れる電流に応じたパル� �幅のPWM制御信号を生成する。論理回路76はPWM コンパレータCOMP2-2からのPWM制御信号をドラ� �バ82bを介してスイッチング素子Qn1のゲート� �出力する。

 さらに、三角波信号は、PWMコンパレータC OMP1-1、PWMコンパレータCOMP1-2、PWMコンパレー� �COMP1-3、PWMコンパレータCOMP1-4のそれぞれの-� �子に入力され、三角波信号を上下限値の中� �で反転した反転信号C1″は、PWMコンパレータ COMP2-1、PWMコンパレータCOMP2-2、PWMコンパレー� ��COMP2-3、PWMコンパレータCOMP2-4のそれぞれの-� ��子に入力される。

 REG電圧が立ち上がった直後からSS端子に� �続されているソフトスタート用コンデンサC7 が定電流により充電を開始し、コンデンサC7� ��電圧が徐々に上昇していく。SS端子のコン� �ンサC7の電圧は、PWMコンパレータCOMP1-3、PWM� �ンパレータCOMP2-3の+端子に入力される。PWMコ ンパレータCOMP1-3、PWMコンパレータCOMP2-3はそ� ��ぞれ、+端子の電圧と-端子の電圧とを比較� �て、パルス電圧に変換する。

 FB端子は、誤差増幅器67aの-端子に接続さ� ��、誤差増幅器67aの出力であるFBOUT端子は、PW Mコンパレータ1-2とPWMコンパレータ2-2の+端子� ��接続され、PWMコンパレータ1-2とPWMコンパレ� ��タ2-2はそれぞれ、+端子の電圧と-端子の電� �とを比較して、パルス電圧に変換する。

 OVP端子に入力された電圧は増幅器80によ� �増幅され、増幅された電圧は、PWMコンパレ� �タCOMP1-4とPWMコンパレータCOMP2-4の+端子に入� �される。PWMコンパレータ1-4とPWMコンパレー� �2-4はそれぞれ、+端子の電圧と-端子の電圧と を比較して、パルス電圧に変換する。

 PWMコンパレータCOMP1-1、PWMコンパレータCOM P2-1は、最大オンデューティを決めるための� �ンパレータであり、三角波信号及び三角波� �号の上下限値の中点で反転した反転信号の� �限値電圧よりも僅かに低く設定された最大� �ューティ電圧MAX_DUTYが、それぞれの+端子に� �力され、それぞれの+端子の電圧と-端子の電 圧とを比較して、パルス電圧に変換する。

 PWMコンパレータCOMP1-1、PWMコンパレータCOM P1-2のそれぞれの出力パルス電圧の内、最も� �いパルス幅が論理回路75で選択され、NANDゲ� �ト77、ドライバ82aを介して、三角波信号の立 ち上がり期間中にのみ、出力パルス電圧がDRV 1端子に送られる。PWMコンパレータCOMP2-1、PWM� ��ンパレータCOMP2-2、PWMコンパレータCOMP2-3、PW MコンパレータCOMP2-4のそれぞれの出力パルス� ��圧の内、最も短いパルス幅が論理回路76で� �択され、ドライバ82aを介して、反転信号の� �ち上がり期間中にのみ、出力パルス電圧がDR V2端子に送られる。

 以上の動作により、制御回路部1は、P型FE TQp1,N型FETQn1を交互にオン/オフし、放電管3a~3d を流れる電流を所定値に制御する。また、放 電管点灯装置の出力が開放(オープン)の場合� ��は、OVP端子の電圧が上昇して、増幅器80の� �準電圧VOVP1まで達すると、増幅器80の帰還制� ��により放電管点灯装置の開放出力電圧を所� ��値に制御する。

(バースト調光の構成)
 次に、バースト調光の構成について説明す� ��。第1のクランプ回路19aは、電源REGと誤差増 幅器67aの出力端子との間に接続されたツェナ ーダイオードZD2からなり、降伏電圧を適宜設 定することにより、バースト調光のオフ期間 中、誤差増幅器67aの出力(FBOUT端子の電圧)が� �角波信号の下限値未満にならないように誤� �増幅器67aの出力をクランプする。

 第2のクランプ回路19bは、ダイオードD13,D1 4,D15、抵抗R13,R14、トランジスタQ3,Q4からなり� ��バースト調光信号のオフ期間中、誤差増幅� ��67aの-端子電圧が+端子電圧に対して過度に� �い電圧とならないように、一端子電圧を+端� ��電圧を基準とした電圧でクランプする。

 PWM信号遮断回路は、NANDゲート77とANDゲー� ��78とからなり、バースト調光信号をコンパ� �ータ63及びデューティ反転回路64を介してNAND ゲート77とANDゲート78とに入力することによ� �、バースト調光のオフ期間中、PWM制御信号� �出力を遮断し、P型FETQp1,N型FETQn1をオフさせ� �。このため、バースト調光のオフ期間中、� �電管3a~3dには電力供給が行われず、電圧が印 加されず、電流も流れない。

 次にバースト調光の動作を説明する。ま� ��、RI端子に接続された定電流値決定抵抗R1で カレントミラー回路11により任意に設定され� ��電流I1により、CB端子に接続された低周波発 振器用コンデンサC2の充放電が行われて、低� ��波の三角波信号が発生する。この低周波の� ��角波信号は、立ち上がり傾斜と立ち下がり� ��斜が同じである。

 バースト調光用のコンパレータ63は、CB端 子のコンデンサC2の電圧を反転した電圧と、B URST端子に入力されたバースト調光信号の電� �とを比較し、BURST端子電圧がコンデンサC2の� ��転電圧より低い場合(バースト調光オフ期間 中)には、コンパレータ63がLレベルをデュー� �ィ反転回路64を介してN型FETQ2のゲートに出力 する。N型FETQ2がオフであるため、REG,CC1,D15,Q4, R5a,グランドに沿って延在する経路を電流が� �れる。

 即ち、FB端子から電流を流出させて、誤� �増幅器67aの-端子電圧を第2のクランプ回路19b で決定される+端子電圧より少しだけ高い電� �に設定し、誤差増幅器67aの出力が放電管3a~3d への供給電力を絞る方向に動作させる。

 また、第1のクランプ回路19aのツェナーダ イオードZD2により、誤差増幅器67aの出力が三 角波信号の下限値未満にならないようにクラ ンプされて、PWMコンパレータCOMP1-2で、極め� �短いPWM制御信号を出力できる状態で待機し� �がら、論理回路75,76でPWM制御信号を遮断して 、出力の発振をオフさせる。

 従って、BURST端子電圧が、コンデンサC2の 上下限値を越えるパルス信号であるか、コン デンサC2の上下限値の範囲内の直流電圧であ� ��場合、FB端子からパルス状の電流を流出さ� �、出力を間欠発振させて供給電力を減らし� �バースト調光を行なう。

 なお、本発明は、上述した本実施例の放� ��管点灯装置に限定されるものではない。点� ��検出回路7、検出信号遮断回路9は、本実施� �の回路に限定されるものではなく、別の方� �を用いても良い。また、本実施例では、三� �波発生器12を用いたが、例えば、鋸波信号を 発生する鋸波発生器を用いても良い。

 また、スイッチング素子Qp1の制御信号と� ��イッチング素子Qn1の制御信号とは、デット� ��イムを設けても良い。

発明の効果
 本発明によれば、点灯監視手段は、複数の� ��電管のうちの予め定められた少なくとも一� ��の放電管に流れる電流を検出し、且つ、複� ��の放電管の全てが点灯したとき、検出信号� ��出力するので、検出信号に基づき放電管の� ��灯ミスを防止することができる。

 本発明の第2の側面によれば、周波数切替 回路は、検出信号が第1基準レベルを上回る� �合、三角波信号の周波数をより低い周波数� �切り替える。即ち、放電管に電流が正常に� �れ始めるまでの始動時には、定常時の発振� �波数よりも高い発振周波数で放電管に電圧� �印加するので、共振回路のゲインを高くし� �、出力電圧をより高く出力でき、放電管の� �灯特性を高めることができる。

 本発明の第3の側面によれば、点灯検出回 路は、電流検出回路から検出信号を入力し、 複数の放電管の全てが点灯したとき、複数の 放電管の全てが点灯したことを表す点灯完了 信号を出力し、検出信号遮断回路により、点 灯検出回路から点灯完了信号が入力されるま でPWMコンパレータへの検出信号を遮断するこ とができる。

 本発明の第4の側面によれば、遮断回路に より、バースト調光信号のオフ期間中、PWM制 御信号を遮断することにより、スイッチング 素子をオフさせるため、バースト調光のオフ 期間中、放電管に電力が供給されなくなる。

 本発明の第5の側面によれば、第1のクラ� �プ回路により、バースト調光信号のオフ期� �中、誤差増幅器の出力をクランプするので� �誤差増幅器の出力が三角波信号の下限値未� �とならないようにすることができる。

 本発明の第6の側面によれば、第2のクラ� �プ回路により、バースト調光信号のオフ期� �中、誤差増幅器の一方の入力端子電圧を他� �の入力端子電圧より僅かに高い電圧に設定� �ることができる。

(米国指定)
 本国際特許出願は米国指定に関し、2008年3� �14日に出願された日本国特許出願第2008-066109� ��(2008年3月14日出願)について米国特許法第119� ��(a)に基づく優先権の利益を援用し、当該開� ��内容を引用する。