以下、本発明の好適な実施形態について� ��図面を参照しながら説明する。なお、図1を 初めとする以下の図には、本発明に関係する 要素のみを示す。

 〈第1実施形態〉
 〈回路構成〉
 図1は本発明の第1実施形態に係る直流電源� �給システムの構成を例示する回路図である� �当該直流電源供給システムは三相電圧源12と 、三相交流電圧を整流する整流回路10で構成� ��れる。整流回路10は、三相電圧源12から供給 される三相電力を三相/二相変換インダクタ14 で二相電力に変換し、更に第1の単相パルス� �変調コンバータ16と、第2の単相パルス幅変� �コンバータ18とがパルス幅変調を行って負荷 92を稼働させる。

 三相電圧源12は例えば、ブラシレスDCモー タや、誘導モータが採用され、第1の相電圧v1 、第2の相電圧v2及び第3の相電圧v3を出力する 。なお、三相電圧源12の原動力としては例え� ��タービン、エンジンを採用するほか、自然� ��力、例えば風力や水力を採用することがで� ��る。

 三相電圧源12が出力する3つの相電圧v1,v2,v 3のうち、第1の相電圧v1及び第2の相電圧v2に� �それぞれスイッチS1,S2が設けられている。具 体的にはスイッチS1は2つの接点S11,S12を有し� �おり、接点S11には第1の相電圧v1が印加され� �接点S11と接点S12との間が開閉して導通/非導� ��を制御する。スイッチS2もまた2つの接点S21, S22を有しており、接点S21には第2の相電圧v2が 印加され、接点S21と接点S22との間が開閉して 導通/非導通を制御する。

 スイッチS1,S2は例えば、ゼロクロス回路60 (図2参照)に接続されており、スイッチS1は第1 の相電圧v1と第3の相電圧v3との差電圧が略0V� �ときに、スイッチS2は当該差電圧が極値をと る近傍のときに、それぞれ非導通状態から導 通状態に遷移する。ここで、スイッチS1はス� ��ッチS2が非導通状態のときに、非導通状態� �ら導通状態へと遷移し、スイッチS2はスイッ チS1が導通状態の時に、非導通状態から導通� ��態へと遷移する。

 〈ゼロクロス回路〉
 図2はゼロクロス回路60の概念図である。ゼ� ��クロス回路60には第1の相電圧v1及び第3の相� ��圧v3の測定値が入力され、スイッチS1,S2の導 通/非導通状態が制御される。具体的には、� �1の相電圧v1及び第3の相電圧v3を入力して、� �者の差v1-v3(以下、第4の相電圧Vinv1と称する:� ��電圧と称する理由は後述する)が負から正へ と遷移するとき(ゼロクロスポイント)を検知� ��62が検知してパルスを発生させる。スイッ� �S1は当該パルスの発生前後で導通が許可され る。

 また、第4の相電圧Vinv1を逓倍器64が4倍に� ��倍する。第4の相電圧Vinv1が負から正へと遷� ��する一周期は位相角360°に等しいので、逓� �された信号は位相角90°ごとに活性化するパ� ��スとになる。

 逓倍器64が生成したパルスを用いて、位� �シフタ66は検知部62が出力するパルスを90°シ フトさせる。スイッチS2は当該パルスの発生� ��後で導通が許可される。

 ゼロクロス回路60からの二種のパルスで� �可されるタイミングにおいてスイッチS1,S2が 導通を開始したことを契機として、三相/二� �変換インダクタ14が電圧の相変換を行う。三 相/二相変換インダクタ14は、第1の相電圧v1と 第3の相電圧v3とを入力し、第3の相電圧v3を基 準として前述の第4の相電圧Vinv1を出力する。 三相/二相変換インダクタ14はまた、第2の相� �圧v2を基準として第1の相電圧Vinv1と共に二相 電圧を構成する第5の相電圧Vinv2を出力する(� �って電圧Vinv1を(第4の)「相電圧」と称した)� �

 具体的には例えば、三相/二相変換インダ クタ14としては、両端点142,144及び当該両端点 の中央にタップ146を有するコイル140が採用さ れる。端点142に第1の相電圧v1が、端点144に第 3の相電圧v3がそれぞれ印加される。そして、 タップ146から出力される電圧が、第2の相電� �v2を基準として第5の相電圧Vinv2となる。なぜ なら、端点142とタップ146との間で形成される コイル部140aのインダクタンスと、端点144と� �ップ146との間で形成されるコイル部140bのイ� ��ダクタンスとが等しいので、タップ146の電� ��が、端点142の電位と端点144の電位との中間� ��値となるからである。

 点146において合成されて出力された相電� ��を用いて、第2の相電圧v2を基準とする第5の 相電圧Vinv2を出力する。当該第5の相電圧Vinv2� ��位相は、第4の相電圧Vinv1の位相と90度の位� �差をもち、第4の相電圧Vinv1及び第5の相電圧V inv2が二相電圧を構成する。

 図3は起動時/復帰時の二相電圧の電圧波� �を例示するグラフである。上述のゼロクロ� �回路60が出力するパルスは第4の相電圧Vinv1の ゼロクロスを示すパルス及びこれと90度位相� ��ずれたパルスを出力し、第4の相電圧Vinv1と� ��5の相電圧Vinv2とは90度位相がずれるので、� �3に示す第4の相電圧Vinv1及び第5の相電圧Vinv2� ��電圧値が0V近傍となったときにそれぞれス� �ッチS1,S2の導通が許可されることになる。

 第1の単相パルス幅変調コンバータ16は、� ��4の相電圧Vinv1を整流して第1の整流電流id1を 得、これにパルス幅変調を行って第1の変調� �流m12を出力する。また、第2の単相パルス幅� ��調コンバータ18は、第5の相電圧Vinv2を整流� �て第2の整流電流id2を得、これにパルス幅変� ��を行って第2の変調電流m34を出力する。

 整流回路10は、第1の変調電流m12と第2の変 調電流m34とを合成して出力電流miを出力する� ��

 コンデンサ20と負荷92とが並列に接続され た回路90に対して出力電流miが供給されるこ� �により、コンデンサ20で支持された直流電圧 Vdcが負荷92に印加される。

 コンデンサ20は第1の単相パルス幅変調コ� ��バータ16の出力側と、第2の単相パルス幅変� ��コンバータ18の出力側とのいずれに対して� �並列に接続されることにより、第1の単相パ� ��ス幅変調コンバータ16及び第2の単相パルス� ��変調コンバータ18の動作を簡単に制御でき� �。

 上述のようなゼロクロス回路60と三相/二� ��変換インダクタ14とを経て得られる第1の交� ��電流Iinv1と第2の交流電流Iinv2とは相互に90度 の位相差を有しており、第1の変調電流m12と� �2の変調電流m34とのリプルは相殺される。し� ��がって、平滑された直流電圧Vdcにおける、� ��1の交流電流Iinv1及び第2の交流電流Iinv2の基� ��波成分を有するリプルを低減できる。さら� ��、第1の交流電流Iinv1と第2の交流電流Iinv2と� ��正弦波に近付け、これらの高調波成分を低� ��できる。

 第1の単相パルス幅変調コンバータ16は、� ��1の単相ダイオードブリッジ22と、第1のチョ ッパ24とを有している。第1の単相ダイオード ブリッジ22は、第1の交流電流Iinv1に対して全� ��整流を行って得られる第1の整流電流id1を出 力する。第1のチョッパ24は、第1の整流電流id 1に第1のチョッパ動作を行って第1の変調電流 m12を出力する。

 第2の単相パルス幅変調コンバータ18は、� ��2の単相ダイオードブリッジ32と、第2のチョ ッパ34とを有している。第2の単相ダイオード ブリッジ32は、第2の交流電流Iinv2に対して全� ��整流を行って得られる第2の整流電流id2を出 力する。第2のチョッパ34は、第2の整流電流id 2に第2のチョッパ動作を行って第2の変調電流 m34を出力する。

 第1の単相ダイオードブリッジ22は、第1の 整流電流id1を出力する高電位側出力端(図中� �記号「+」を付す)と、低電位側出力端(図中� �記号「-」を付す)とを有する。第1の整流電� �id1は高電位側出力端から流れ出る方向を正� �採る。第2の単相ダイオードブリッジ32は、� �2の整流電流id2を出力する高電位側出力端(図 中に記号「+」を付す)と、低電位側出力端(図 中に記号「-」を付す)とを有する。第2の整流 電流id2も高電位側出力端から流れ出る方向を 正に採る。

 第1のチョッパ24は、入力側端子24a,24c及び 出力側端子24b,24d、第1のインダクタ42、第1の� ��イッチング素子44、第1のダイオード46及び� �2のダイオード48を含む。入力側端子24a,24cは� ��れぞれ第1の単相ダイオードブリッジ22の高� ��位側出力端及び低電位側出力端に接続され� ��。また、出力側端子24b,24dはそれぞれコンデ ンサ20の高電位側端と低電位側端とに接続さ� ��る。

 第1のインダクタ42は、入力側端子24aを介� ��て第1の単相ダイオードブリッジ22の高電位� ��出力端に接続される。第1のスイッチング素 子44は、第1のダイオード46のアノードに接続� ��れた第1端と、第2のダイオード48のカソード に接続された第2端とを有し、当該第1端と当� ��第2端との間で開閉する。具体例を挙げれば 第1のスイッチング素子44は環流ダイオード付 きのIGBT(Insulated Gate Bipolar Transistor;絶縁ゲー ト型バイポーラトランジスタ)で実現され、� �のコレクタが第1のダイオード46のアノード� �、そのエミッタが第2のダイオード48のカソ� �ドに、それぞれ接続される。IGBTや環流ダイ� ��ードの材質としてはシリコンの他、バンド� ��ャップがより大きな材質(例えば、炭化珪素 、砒化ガリウム、窒化ガリウム、ダイアモン ド)を採用することができる。

 第1のダイオード46のアノードは、第1のイ ンダクタ42を介して第1の単相ダイオードブリ ッジ22に接続される。第1のダイオード46のカ� ��ードは出力側端子24bに接続され、ここから� ��1の変調電流(チョッパ電流)m12が流れ出る。

 第2のダイオード48のカソード及び第1のス イッチング素子44のエミッタは、入力側端子2 4cを介して第1の単相ダイオードブリッジ22の� ��電位側出力端に接続される。第2のダイオー ド48のアノードは出力側端子24dに接続される� ��

 第2のチョッパ34は、入力側端子34a,34c及び 出力側端子34b,34d、第2のインダクタ52、第2の� ��イッチング素子54、第3のダイオード56及び� �4のダイオード58を含む。入力側端子34a,34cは� ��れぞれ第2の単相ダイオードブリッジ32の高� ��位側出力端及び低電位側出力端に接続され� ��。また、出力側端子34b,34dはそれぞれコンデ ンサ20の高電位側端と低電位側端とに接続さ� ��る。

 第2のインダクタ52は、入力側端子34aを介� ��て第2の単相ダイオードブリッジ32の高電位� ��出力端に接続される。第2のスイッチング素 子54は、第3のダイオード56のアノードに接続� ��れた第1端と、第4のダイオード58のカソード に接続された第2端とを有し、当該第1端と当� ��第2端との間で開閉する。具体例を挙げれば 第2のスイッチング素子54は環流ダイオード付 きのIGBTで実現され、そのコレクタが第3のダ� ��オード56のアノードに、そのエミッタが第4� ��ダイオード58のカソードに、それぞれ接続� �れる。

 第3のダイオード56のアノードは、第2のイ ンダクタ52を介して第2の単相ダイオードブリ ッジ32に接続される。第3のダイオード56のカ� ��ードは出力側端子34bに接続され、ここから� ��2の変調電流(チョッパ電流)m34が流れ出る。

 第4のダイオード58のカソード及び第2のス イッチング素子54のエミッタは、入力側端子3 4cを介して第2の単相ダイオードブリッジ32の� ��電位側出力端に接続される。第4のダイオー ド58のアノードは出力側端子34dに接続される� ��

 よって、コンデンサ20の高電位側端には� �1のダイオード46のカソードと第3のダイオー� ��56のカソードとが共通に接続され、コンデ� �サ20の低電位側端には第2のダイオード48のア ノードと第4のダイオード58のアノードとが共 通に接続される。

 第1のチョッパ24及び第2のチョッパ34を上� ��のように構成することにより、第1のチョッ パ動作及び第2のチョッパ動作として昇圧チ� �ッパを行うことができる。これにより、第1� ��単相ダイオードブリッジ22や第2の単相ダイ� ��ードブリッジ32に入力する第4の相電圧Vinv1� �び第5の相電圧Vinv2の波高値よりも高い直流� �圧Vdcを、コンデンサ20に支持させることがで きる。

 第1のスイッチング素子44や第2のスイッチ ング素子54は、それぞれに与えられるスイッ� ��ング信号SW1,SW2に基づいて、それぞれのコレ クタとエミッタとの間の導通/非導通状態が� �御され、第1のチョッパ動作及び第2のチョッ パ動作が行われる。

 上述の構成は既存の素子を採用すること� ��できるので低コストで実現できる。

 〈信号生成回路〉
 図4はスイッチング信号SW1,SW2を生成するス� �ッチング信号生成回路9の構成を例示する回� ��図である。

 スイッチング信号生成回路9には第4の相� �圧Vinv1及び第5の相電圧Vinv2、直流電圧Vdc、第 1の整流電流id1及び第2の整流電流id2の値が入� ��される。これらの値の入力手法は、周知の� ��流検出、電圧検出の手法を採用できるので� ��ここでは詳述しない。

 第4の相電圧Vinv1及び第5の相電圧Vinv2はそ� ��ぞれ絶対値回路901,902において絶対値に変換 される。かかる変換は全波整流に対応する。

 電圧指令発生器903は所望する直流電圧Vdc� ��対応した電圧指令値Vdc*を発生する。そして 減算器904により電圧指令値Vdc*に対応する直� �電圧Vdcの偏差たる電圧偏差Veが求められる。

 上述のように、コンデンサ20は第1の単相� ��ルス幅変調コンバータ16の出力側と、第2の� ��相パルス幅変調コンバータ18の出力側との� �ずれに対しても並列に接続されるので、両� �の出力についての指令値は電圧指令値Vdc*で� ��りる。

 電圧偏差Veは、PI制御器905によっていった んPI制御を受けた後にリミッタ906によって上� ��及び下限が設定され、さらに増幅器907によ� ��てK倍に増幅される。

 上述の増幅結果は乗算器908において第4の 相電圧Vinv1の絶対値と乗算され、電流指令値i d1*が得られる。ここで、電流指令値id1*は第1� ��整流電流id1に対応する指令値である。

 そして減算器910により、電流指令値id1*に 対する第1の整流電流id1の偏差たる電流偏差ie 1が求められる。

 電流偏差ie1は、PI制御器912によっていっ� �んPI制御を受けた後にリミッタ914によって上 限及び下限が設定され、後述するPWM変調の信 号波i1となる。

 増幅器907の増幅結果は乗算器909において� ��5の相電圧Vinv2の絶対値と乗算され、電流指� ��値id2*が得られる。ここで、電流指令値id2*� �第2の整流電流id2に対応する指令値である。

 そして減算器911により、電流指令値id2*に 対する第2の整流電流id2の偏差たる電流偏差ie 2が求められる。

 電流偏差ie2は、PI制御器913によっていっ� �んPI制御を受けた後にリミッタ915によって上 限及び下限が設定され、後述するPWM変調の信 号波i2となる。

 搬送波生成部916,917は所定のオフセットを 伴った搬送波C1,C2を発生する。搬送波C1,C2はPW M変調用の搬送波である。ただし、搬送波C1,C2 は互いに逆相(位相差が180°)である。この逆� �の関係は図4において、搬送波生成部916,917に 付記された○印の位置が相違することで示さ れている。

 差動増幅器918は信号波i1と搬送波C1とを入 力し、前者が後者を超えるときに活性化する スイッチング信号SW1を出力する。差動増幅器 919は信号波i2と搬送波C2とを入力し、前者が� �者を超えるときに活性化するスイッチング� �号SW2を出力する。

 以上のようにしてスイッチング信号SW1,SW2 が生成されるので、スイッチング信号SW1,SW2� �基づいて第1及び第2のスイッチング素子44,54� ��動作することにより、電圧指令値Vdc*に等し い直流電圧Vdcがコンデンサ20で支持されるよ� ��に第1及び第2の整流電流id1,id2が流れる。

 〈シミュレーション結果〉
 上述の構成を備える整流回路10の動作をシ� �ュレーションした結果を以下で説明する。

 図5は第1実施形態に係る起動時の入出力� �形のシミュレーション結果を示す図であり� �最上段のグラフは三相電圧源12からの線電流 Iin1~Iin3の波形を、第2段目のグラフは第1の交� ��電流Iinv1及び第2の交流電流Iinv2の波形を、� �3段目のグラフは第4の相電圧Vinv1及び第5の相 電圧Vinv2の波形を、最下段のグラフはコンデ� ��サ20で支持された直流電圧Vdcの電圧値を、� �れぞれ示している。各グラフの時間軸(横軸) は起動時から所定の期間だけ遡った時刻を基 準(時刻零)として統一して示している。

 図5に示す如く線電流Iin1~Iin3は起動してか ら0.01秒後以降は全ての波形が正弦波となっ� �略安定する。

 また、第1の交流電流Iinv1及び第2の交流電 流Iinv2においても従来技術のような大電流の� ��生がなく、起動してから0.01秒後以降は両波 形が正弦波となって略安定する。

 また、第4の相電圧Vinv1及び第5の相電圧Vin v2においては従来技術のような大電圧の発生� ��なく、起動直後から両波形が正弦波となっ� ��略安定する。

 さらに、直流電圧Vdcもまた従来技術のよ� ��な大電圧の発生がなく、起動から0.01秒後以 降から一定の電圧(例えば、約600V)で安定する 。

 図6は本発明の復帰時の入出力波形のシミ ュレーション結果を示す図であり、瞬停が発 生した場合のシミュレーション結果を示して いる。図5と同様に、各グラフはそれぞれ、� �上段のグラフが線電流Iin1~Iin3の波形を示し� �第2段目のグラフが第1の交流電流Iinv1及び第2 の交流電流Iinv2の波形を示し、第3段目のグラ フが第4の相電圧Vinv1及び第5の相電圧Vinv2の波 形を示し、最下段のグラフが直流電圧Vdcの電 圧値を示している。

 各グラフの時間軸は正常に稼働している� ��態での任意の時刻を基準として統一してお� ��、当該基準時刻から0.08秒~0.083秒の間に瞬停 が発生した場合を示している。

 図6に示す如く線電流Iin1~Iin3は瞬停してか ら0.01秒後以降は全ての波形が正弦波となっ� �略安定する。また、瞬停から0.01秒が経過す� ��までの期間においても、上述した従来技術� ��ような大電流の発生が抑制される。

 また、第1の交流電流Iinv1及び第2の交流電 流Iinv2においても従来技術のような大電流の� ��生がなく、瞬停から0.01秒後以降は両波形が 正弦波となって略安定する。

 また、第4の相電圧Vinv1及び第5の相電圧Vin v2においては従来技術のような大電圧の発生� ��なく、瞬停直後から両波形が正弦波となっ� ��略安定する。

 さらに、直流電圧Vdcもまた従来技術のよ� ��な大電圧の発生がなく、瞬停から0.01秒後以 降から一定の電圧(例えば、約600V)で安定する 。

 図7は本発明の再起動時の入出力波形のシ ミュレーション結果を示す図であり、瞬停が 発生して直流電圧Vdc=0Vとなってから起動した 状態を示している。ここで、「再起動」とは 瞬停を含む停電によって三相電圧源12からの� ��圧が、復帰に掛かる期間よりも長い間印加� ��れず、電圧Vdcが0Vになった後に三相電源か� �の電圧が印加されることを指す。図5及び図6 と同様に、各グラフはそれぞれ、最上段のグ ラフが線電流Iin1~Iin3の波形を示し、第2段目� �グラフが第1の交流電流Iinv1及び第2の交流電� ��Iinv2の波形を示し、第3段目のグラフが第4の 相電圧Vinv1及び第5の相電圧Vinv2の波形を示し� ��最下段のグラフが直流電圧Vdcの電圧値を示� ��ている。

 各グラフの時間軸は正常に稼働している� ��態での任意の時刻を基準として統一してお� ��、当該基準時刻から0.06秒~0.83秒の間に電力� ��給が停止し、0.83秒経過時に再起動した場合 を示している。

 図7に示す如く線電流Iin1~Iin3は再起動から 0.01秒後以降は全ての波形が正弦波となって� �安定する。また、再起動から0.01秒が経過す� ��までの期間においても、上述した従来技術� ��ような大電流の発生が抑制される。

 また、第1の交流電流Iinv1及び第2の交流電 流Iinv2においても従来技術のような大電流の� ��生がなく、再起動から0.01秒後以降は両波形 が正弦波となって略安定する。

 また、第4の相電圧Vinv1及び第5の相電圧Vin v2においては従来技術のような大電圧の発生� ��なく、再起動直後から両波形が正弦波とな� ��て略安定する。

 さらに、直流電圧Vdcもまた従来技術のよ� ��な大電圧の発生がなく、再起動から0.01秒後 以降から一定の電圧(例えば、約600V)で安定す る。

 以上のことから、第4の相電圧Vinv1及び第5 の相電圧Vinv2の位相差が90度となる構成を採� �し、かつスイッチS1,S2の導通開始時点をこれ らの第4の相電圧Vinv1及び第5の相電圧Vinv2がゼ ロクロスする時点から採用することが望まし いことが分かる。

 ただし、スイッチS1,S2の導通開始時点を� �ずしも第4の相電圧Vinv1及び第5の相電圧Vinv2� �ゼロクロスする時点から採用することに限� �なくても、後述するように、従来の技術と� �較して効果は認められる。

 〈第2実施形態〉
 〈回路構成〉
 本実施形態においては上記第1実施形態と同 じ回路構成を採用し、スイッチS1,S2の導通開� ��時を第4の相電圧Vinv1及び第5の相電圧Vinv2が� ��ロクロスする時点とは無関係にスイッチン� ��した場合の態様について図面を参照しなが� ��説明する。

 〈シミュレーション結果〉
 図8乃至図10は、いずれも第2実施形態に係る 入出力波形のシミュレーション結果を示す図 であり、最上段のグラフは三相電圧源12から� ��線電流Iin1~Iin3の波形を、第2段目のグラフは 第1の交流電流Iinv1及び第2の交流電流Iinv2の波 形を、第3段目のグラフは第4の相電圧Vinv1及� �第5の相電圧Vinv2の波形を、最下段のグラフ� �コンデンサ20で支持された直流電圧Vdcの電圧 値を、それぞれ示している。

 図8は起動時の場合を、図9は復帰時の場� �を、図10は再起動時の場合を、それぞれ示し ている。各グラフの時間軸(横軸)は起動時あ� ��いは復帰時あるいは再起動時から所定の期� ��だけ遡った時刻を基準(時刻零)として統一� �ている。図9においては当該基準時刻から0.00 77秒~0.0080秒の間に瞬停が発生した場合を示し ている。図10においては当該基準時刻から0.06 秒~0.08秒の間に電力供給が停止し、当該基準� ��刻から0.08秒経過時に再起動した場合を示し ている。

 図8乃至図10に示す如くスイッチングの制� ��を行わずに起動、復帰、再起動した場合で� ��っても、上記構成を備えていることにより� ��流電圧Vdcにおいて大電圧の発生を抑制でき� ��。また電流の変動も従来と比較して小さく� ��っていることがわかる。

 以上、本発明は詳細に説明されたが、上� ��した説明はすべての局面において例示であ� ��て、本発明がこれに限定されるものではな� ��。例示されていない無数の変形例が、本発� ��の範囲から外れることなく想定され得るも� ��と解される。