Elektrische Kontakte minimaler Kontaktfläche für nichtflüchtige Speicherzellen

Beschreibung

Die vorliegende Erfindung befasst sich mit einem Verfahren, mit dem elektrische Kontakte äußerst geringer Kontaktfläche realisiert werden können und mit der Anwendung des Verfahrens zur Produktion von nicht-flüchtigen Speicherzellen.

Die fortschreitende Verringerung der Strukturgrößen, die mittels herkömmlicher Produktionsverfahren beispielsweise in einem CMOS-Prozess erzeugt werden können, bringt es mit sich, dass auch die Kontaktflächen, die zum Kontaktieren elektrisch aktiver Bauelemente zur Verfügung stehen, immer geringer werden.

Innerhalb einer Halbleiterebene skalieren bei photolithographischen Verfahren die Halbleiterstrukturen und damit auch ihre Kontaktflächen automatisch mit der Strukturgröße des verwendeten Prozesses. Bei mehrlagigen, dreidimensionalen Halbleiterstrukturen, ist es jedoch eine gro- ße Herausforderung, Kontaktierungsverfahren zu schaffen, welche die einzelnen Schichten eines mehrlagigen Bauelements miteinander verbinden können, wenn sich die Strukturgrößen innerhalb der Schichten immer weiter verringern. Ein Leiter, der die beiden Schichten verbindet, bzw. die durch den Leiter gebildete Kontaktfläche muss also zusammen mit dem Prozess skalieren.

Dabei ist das Erzeugen einer möglichst geringen Kontaktfläche oft nicht allein aus den offensichtlichen Gründen sich immer weiter verkleinernder Strukturen wünschenswert, sondern es können auch die elektrischen Parameter eines Bauelements von den Größen bzw. Flächen der die Bauelemente kontaktierenden oder verbindenden Kontakte abhängen, wie

dies beispielsweise bei einigen nicht-flüchtigen Speicherelementen der Fall ist.

Solche nicht-flüchtigen, löschbaren elektronischen Speicher behalten die gespeicherten Daten auch nach Abschalten des Versorgungsstroms. Sie können mehrfach beschrieben und gelöscht werden und finden ihre Anwendung in nahezu allen Bereichen, in denen Mikroelektronik eingesetzt wird, beispielsweise als Programm- und Datenspeicher von Mikrorech- nern, als Datenspeicher in der Unterhaltungselektronik, zum Speichern von Musik oder Bildern in Speicherkarten und Me- morysticks etc. Darüber hinaus können sie als "embedded me- mory", das heißt, eingebunden auf dem Chip in einer mikroelektronische Schaltung verwendet werden, wobei sie zum Speichern von Kalibrationsdaten bzw. zum "Personalisieren" der Schaltung verwendet werden können. Dabei werden mit sich verringernden Strukturgrößen durch die Mitskalierung der Speicher immer neue Anwendungen mit immer höheren Speicherdichten bzw. immer kleineren Speicherzellen ermöglicht.

Es werden aktuell nahezu ausschließlich auf der CMOS- Technologie basierende Flash-Speicher genutzt. Diese beruhen darauf, dass in jeder einzelnen Speicherzelle elektrische Ladungen auf einer bezüglich ihrer Umgebung vσllstän- dig isolierten Elektrode abgelegt und wieder entfernt werden können. Das durch die elektrischen Ladungen hervorgerufene elektrische Feld wird dazu benutzt, einen MOS-Kanal zu steuern und so das Vorhandensein bzw. die Abwesenheit der Ladungen zu detektieren. Dabei ist zum Programmieren oder Löschen des Speichers das überwinden der Isolation notwendig, so dass dazu elektrische Spannungen größer als 10 Volt verwendet werden, wodurch der Einsatz von Flash-Speichern in skalierten Sub-100 nm-Prozessen schwierig ist. Daher werden im Speicherbereich verschiedene andere Verfahren un- tersucht und diskutiert, die ein größeres Skalierungspotential bieten, also kleinere zu verwendende Strukturen ermöglichen. Dies sind beispielsweise magnetische Speicher (MRAM) , ferroelektrische Speicher (FeRAM) , elektromechani-

sehe Speicher ("conduetive bridge"-Speicher) oder ^Nλ Phase Change"-Speicher (PCRAM, oft auch Ovonic Memory genannt) .

Phase Change-Speicher beruht dabei darauf, dass Materia- lien, wenn sie in unterschiedlichen Phasenzuständen vorliegen, stark unterschiedliche elektrische Widerstände zeigen können. Durch Anlegen einer Test- oder Lesespannung an das Material kann daher auf dessen Phasenzustand geschlossen werden, und somit der Zustand der Phase zur Speicherung von Informationen genutzt wird. Verwendet wird beispielsweise eine Chalkogenid-Schicht (z. B. GST, d. h. Ge:Sb:Te im Verhältnis 2:2:5), in der die Phasenänderung vom amorphem zum kristallinen Zustand zur Speicherung von Information verwendet wird.

Fig. 6 veranschaulicht die unterschiedlichen Leitfähigkeiten des Materials, wenn es in verschiedenen Phasen vorliegt. Dargestellt ist der durch das Material fließende Strom I auf der Ordinate, der sich einstellt, wenn über dem Material die an der Abszisse aufgetragene Spannung abfällt. Strom und Spannung sind dabei in willkürlichen Einheiten gezeigt. Die beiden Strom-Spannungsverlaufe, wie sie sich für den kristallinen Zustand bzw. den amorphen Zustand des Materials ergeben sind durch 2 Graphen dargestellt. Dabei zeigt ein erster Graph 10 das Verhalten im kristallinen Zustand und ein zweiter Graph 12 das Verhalten im amorphen Zustand. Wie es der Fig. 8 zu entnehmen ist, ist der elektrische Widerstand im kristallinen Zustand wesentlich geringer, so dass bei Anlegen einer Testspannung 14 (V _E ) im kri- stallinen Fall ein wesentlich höherer Strom nachgewiesen wird, als im amorphen Fall. Durch den Nachweis des detek- tierten Stroms kann also geschlossen werden, ob sich das Material im kristallinen oder im amorphen Zustand befindet, so dass man beispielsweise dem kristallinen Zustand das lo- gische Symbol "1" und dem amorphen Zustand das logische Symbol „0" zuordnen kann.

Eine solche Phase-Change-Speicherzelle (PCRAM) ist, um ein Auslesen zu ermöglichen, also so aufgebaut, dass zwischen einer unteren Kontaktelektrode aus leitfähigem Material (beispielsweise Wolfram) eine GST-Schicht abgeschieden wird, auf welcher sich wiederum eine leitfähige Schicht als obere Kontaktschicht (z.B. ebenfalls Wolfram) befindet. Durch Anlegen der Spannung an die Kontaktschichten kann somit der Zustand der Speicherzelle ausgelesen werden.

Um das Speichern von Informationen sinnvoll zu ermöglichen, muss die nicht-flüchtige Speicherzelle zusätzlich beschrieben werden können, das heißt der Zustand des Speichermediums muss von kristallin in amorph bzw. in umgekehrter Richtung geändert werden können. Dazu wird ein Schreibstrom verwendet, der durch das phasenveränderliche (GST) -Material fließt und dieses entweder über die Schmelz- oder über die Rekristallisierungstemperatur erhitzt .

Dieser Vorgang ist anhand von Fig. 7 verdeutlicht, die auf der X-Achse die Zeit in willkürlichen Einheiten und auf der Y-Achse die Temperatur im Phase-Change-Medium ebenfalls in willkürlichen Einheiten zeigt, wie sie durch einen Schreibstrom hervorgerufen werden kann. Der Schreibstrom ist dabei nicht gezeigt, da dieser individuell an die Speicherzelle anzupassen ist.

Ein erster Graph 20 beschreibt dabei die Phasenänderung vom niederohmigen, kristallinen Zustand in den hochohmigen, a- morphen Zustand und ein Graph 22 beschreibt die Phasenver- änderung vom amorphen Zustand in den kristallinen Zustand.

Befindet sich die GST-Schicht im niederohmigen, kristalli ^¬ nen Zustand, erhitzt man, wie es anhand von Graph 20 zu sehen ist, die GST-Schicht durch einen kurzen Strompuls hoher Stromstärke auf eine Temperatur, die oberhalb der Schmelztemperatur 24 (Tm) liegt. Die schnelle Abkühlung nach Abschalten des Strompulses sorgt dafür, dass das GST nicht rekristallisiert, sondern im amorphen Zustand erstarrt.

Dies rührt insbesondere daher, dass ein Zeitintervall 25, während dessen sich das Phase-Change-Medium zwischen der Schmelztemperatur 24 und einer Rekristallisierungstempera- tur 26 befindet, zu kurz ist, um das vollständige Rekristallisieren zu ermöglichen. Durch einen kurzen, hohen Strompuls wird das Phase-Change-Medium also in einer Schmelzzone hochohmig (also je nach Konvention beispielsweise gelöscht, "reset") . Die Schmelzzone befindet sich dabei innerhalb des Phase-Change-Mediums an der Stelle, an der dieses elektrisch von außen kontaktiert wird, da dort die lokalen Stromdichten, die für die Stromleitung innerhalb des Phase-Change-Mediums verantwortlich sind, naturgemäß am höchsten sind, wenn der Leiter bzw. der Kontakt einen geringeren Querschnitt zur Stromleitung als das Phase- Change-Medium selbst aufweist.

Aus dem amorphen in den kristallinen Zustand gelangt das GST mit einem längeren Stromimpuls bei geringerem Strom. Wie es anhand von Graph 22 zu sehen ist, hebt dieser die Temperatur über die Rekristallisierungstemperatur 26 (Tx) , wobei die Temperatur jedoch unterhalb der Schmelztemperatur 24 bleibt, so dass in einem Zeitintervall 27 (T ₂ ) die Temperatur oberhalb der Rekristallisierungstemperatur 26 verbleibt, wobei das Zeitintervall 27 so lang gewählt ist, dass das GST vollständig rekristallisieren kann. Somit wird die Schicht also niederohmig ("set", also programmiert) .

Wie es oben beschrieben ist, werden PCRAM-Zellen bzw. deren beiden Zustände also durch Messen des Widerstands einer Zelle ausgelesen. Dabei wird eine einzelne Zelle aus einem Array von Zellen durch Auswahltransistoren selektiert, wobei für das Programmieren, das Löschen und das Auslesen nur kleine Spannungen notwendig sind, so dass sich das PCRAM prinzipiell auch in skalierte Prozesse, die nur geringe Spannungsbelastungen erlauben, integrieren lässt.

Bei dem Stand der Technik entsprechenden PCRAM-Zellen ist jedoch der Löschstrom relativ groß, er kann einige hundert

μA betragen und es ist daher schwierig, den Strom in kleine Speicherzellen einzuspeisen. Weitere Verkleinerungen der Strukturen werden dabei beispielsweise dadurch verhindert, dass ein Transistor, der einen hohen Strom schalten muss, relativ groß ist und daher viel Chipfläche innerhalb einer Speicheranordnung verbraucht.

Um den Stromverbrauch con PCRAM Speicherzellen zu reduzieren, existieren im Stand der Technik eine Reihe von techni- sehen Ansätzen. In der US Patentschrift 69 667 865 wird der Strom dadurch reduziert, dass zwischen zwei nur teilweise amorphisierten Zuständen hin- und hergeschaltet wird, wodurch der Strom und die Zeitspanne, für die der Strom angelegt werden muss, reduziert werden kann. Dabei ist aller- dings nachteilhaft, dass ein Umschalten zwischen Zwischenzuständen der Phasenübergänge prinzipiell immer instabiler ist als das Umschalten zwischen zwei Endzuständen. Darüber hinaus ist die resultierende Widerstandsänderung relativ gering (in der Größenordnung von 2) , so dass zum zuverläs- sigen Auslesen der Speicherzelle eine höhere Detektionsge- nauigkeit erforderlich ist. Das in der US 69 667 865 vorgeschlagene Layout bzw. Konstruktionsverfahren ist darüber hinaus aufgrund der Komplexität der Strukturen bislang nur in experimentellen CMOS-Prozessen und damit nicht im indus- triellen Maßstab nutzbar.

Eine Mehrzahl von Lösungsansätzen befasst sich damit, die Kontaktfläche zwischen einer Kontaktelektrode und der GST- Schicht zu minimieren, da diese, wie bereits oben beschrie- ben, maßgeblichen Einfluss auf die lokal innerhalb des Pha- se-Change-Mediums auftretende Stromdichte hat. Da die Temperatur von der lokalen Stromdichte und nicht von dem absoluten, durch das Medium fließenden, Storm hervorgerufen wird, wird bei Verringerung der Kontaktfläche bereits bei geringeren Strömen die Rekristallisierungstemperatur bzw. die Schmelztemperatur überschritten, so dass bei sehr kleinen Kontakten der Stromverbrauch erheblich reduziert werden kann.

Der erwartete, annähernd lineare Zusammenhang zwischen der Kontaktfläche und dem erforderlichen Löschstrom ist in Fig. 8 dargestellt.

Die Fig. 8 zeigt auf der X-Achse die Kontaktfläche des Kontakts zwischen dem phasenverändernden (Phase-Change) Medium und der Stromzuführung in Einheiten von nm ² und auf der Y- Achse den erforderlichen Löschstrom in Einheiten von mA. Der erwartete lineare Zusammenhang ist dadurch verdeutlicht, dass eine gerade an die verschiedenen Messpunkte an- gepasst und als Graph 30 in Fig. 8 dargestellt ist. Bei Betrachtung von Fig. 8 ist insbesondere zu beachten, dass bei einem fortschrittlichen 90 nm-Prozess, in dem beispielswei- se aktuelle Computerprozessoren gefertigt werden, die Kontaktfläche immerhin noch etwa 6.000 nm ² beträgt und der Löschstrom demzufolge weit über 1 mA liegt. Konventionelle, mit Wolfram gefüllte Kontaktelektroden haben daher einen zu großen Durchmesser bzw. eine zu große Kontaktfläche, so dass diese die Anforderungen an kleine Ströme nicht erfüllen können.

Es wird intensiv an Lösungen gearbeitet, die das Verkleinern der Kontaktfläche zwischen Stromzuführung und Phase- Change-Medium erlauben. Die Offenlegungsschrift US 2006/0003515 Al schlägt dabei ein Verfahren vor, bei dem kleine Kontaktflächen dadurch geschaffen werden, dass GST- Schichten nicht, wie üblich, innerhalb eines mehrlagigen Halbleiters senkrecht zur Halbleiterebene, also von unten oder von oben kontaktiert werden, sondern dass durch eine Halbleiterschichtanordnung mit Phase-Change Medium Kontaktgräben geätzt werden, welche anschließend mit einer Metallisierung zur Kontaktierung befüllt werden. Ein solcher Kontaktgraben durchzieht also das Halbleitersubstrat senk- recht zur Oberfläche des Substrats, wobei die Phase-Change- Medium Schicht parallel zur Oberfläche des Substrats im Substrat in vorbestimmter Tiefe vergraben ist.

Oberflächenbeschichtungen lassen sich, im Gegensatz zu Grabenstrukturen, mit sehr geringer Dicke herstellen, so dass die Kontaktfläche zwischen Stromzuführung und Phase-Change- Medium im Wesentlichen durch die Auftragungsdicke des Pha- se-Change-Mediums während des Herstellungsprozesses bestimmt wird, und somit relativ klein gehalten werden kann. Jedoch wird beim in der US 2006/0003515 genannten Verfahren eine extrem hohe Anforderung an die Güte der ätzung der Gräben für die Metallkontakte gestellt. Darüber hinaus ist das Skalierungspotential gering, das heißt, bei weiterer Verkleinerung der Strukturen bzw. der lithographischen Techniken ist nicht sichergestellt, dass eine wie vorgeschlagen aufgebaute PCRAM-Zelle in gleichem Maßstab mit schrumpfen kann.

Weitere dem Stand der Technik entsprechende Verfahren befassen sich mit der Verkleinerung der elektrischen Kontak- tierungsflache einer herkömmlichen PCRAM-Zelle, wie sie schematisch in Fig. 9 dargestellt ist. Wie bereits erwähnt, ist in einem Phase-Change-Speicher ein phasenveränderliches Material 50 zwischen einer ersten KontaktSchicht 52 und einer zweiten Kontaktschicht 54 angeordnet, wobei üblicherweise, um die Fläche der Kontaktierung zu verringern, auf der zweiten Kontaktschicht 54 eine vertikale Struktur 56 als Stromanschluss angebracht ist, so dass die effektive Kontaktierungsfläche 58 durch den Stromanschluss 56 gebil ^¬ det wird.

Zur weiteren Verbesserung bzw. Minimierung der Kontaktflä- che 58 existieren eine Reihe von Vorschlägen.

In der US-Patentschrift 6,969,866 Bl wird ein schmaler Gra ^¬ ben oder ein Kontaktloch durch einen Isolator hindurch bis auf eine leitfähige Schicht geätzt und der Boden und die Seitenwand des Lochs oder des Grabens daraufhin mit einem Metallfilm bedeckt. Danach wird das Loch mit einem Isolator aufgefüllt und die gesamte Struktur mittels CMP (chemical mechanical polishing) abgeschliffen, so dass nach ausreichendem Abschleifen die Metallbedeckung der

chendem Abschleifen die Metallbedeckung der Seitenwand als schmaler leitfähiger Ring an der Oberfläche der Struktur sichtbar ist bzw. leicht über diese hinausragt. Die Kontaktfläche wird also dadurch verringert, dass lediglich die Außenwände einer zylindrischen Form elektrisch leitfähig ausgebildet sind, so dass nicht die gesamte Zylinderfläche, sondern nur der Außendurchmesser bzw. die Randschicht zur Kontaktierung verwendet wird.

Die US 69,433,365 B2 beschreibt ein Verfahren, dass das o- ben beschriebene Verfahren dahingehend erweitert, dass zusätzlich an der Oberfläche des zylindrischen Kontaktes ein ätzschritt durchgeführt wird, der Teile der zylindrischen Randschicht entfernt, so dass als Kontakt lediglich zwei Zylindersegmente verbleiben, wie es anhand von Fig. 10 dargestellt ist. Die Fig. 10 zeigt dabei den zylindrischen Stromanschluss 60, der auf einer Schichtebene 62 elektrisch leitend angebracht ist. Wie es anhand von Fig. 10 zu sehen ist, sind an der Oberseite des zylindrischen Stromanschlus- ses 60 zwei Zylindersegmente 64a und 64b gezeigt, zwischen denen Bereiche 66a und 66b durch ätzen abgetragen wurden, so dass eine effektive Kontaktfläche von den Oberflächen der Zylindersegmente 64a und 64b gebildet wird.

Beide oben beschriebenen Verfahren haben dabei insbesondere den großen Nachteil, dass eine hohe Anzahl von zusätzlichen Prozessschritten notwendig wird. Das selektive ätzen der Zylindersegmente im Fall der US 69,433,365 erfordert eine außerordentlich genaue Justage der Lithographie, was in in- dustriellen Maßstäben außerordentlich schwierig und kostenintensiv ist. Darüber hinaus sind die beiden Zylindersegmente bzw. deren Kontaktflächen elektrisch leitend miteinander verbunden, also nicht unabhängig voneinander.

Die US-Patentanmeldungen 6,969,633 B2 und 6,972,430 B2 beschreiben, wie ein Phase-Change-Medium geometrisch relativ zu Kontaktflächen, welche durch Grabenseitenwände bzw. Zylinderaußenwände gebildet werden, orientiert sein muss, um

eine geringe effektive Kontaktfläche zwischen der Stromzuführung und dem Phase-Change-Medium zu erzielen. Die genannten Patentanmeldungen beziehen sich also darauf, prozesstechnisch einen möglichst geringen räumlichen überlapp zwischen dem Phase-Change-Medium und herkömmlich hergestellten Kontakten zu schaffen.

Ein weiteres Verfahren, kleine Kontaktflächen zu realisieren, wird in der US-Patentanmeldung 6,897,467 B2 beschrie- ben.

Dieses Verfahren ist anhand von Fig. 11 beschrieben und basiert darauf, dass durch Unterätzen einer Maske 70 eine kegelförmige Spitze 72 eines leitfähigen Materials unter der Maske 70 erzeugt werden kann. Dies wird dadurch ermöglicht, dass eine ätzflüssigkeit seitlich unter die Maske 70 vordringt, so dass sich unter der Maske 70 die gezeigte kegelförmige Spitze 72 ausbilden kann. Wird nun ein Oxid 74 über dem Substrat als Isolierung abgeschieden und anschließend das Oxid und die Maske durch CMP (chemical mechanical po- lishing) abpoliert, so dass die kegelförmige Spitze 72 an der Oberfläche des Oxids freigelegt ist, kann an der Oberfläche ein Kontaktbereich 76 erzeugt werden, der kleiner ist als die der Lithographie zugängige Größenskala. Diese bestimmt beispielsweise die laterale Ausdehnung der Maskierung 70.

Ein Nachteil hinsichtlich der Reproduzierbarkeit ist dabei, dass die Oberfläche der Spitze von der Rate der Unterät- zung, der abgeschiedenen Oxiddicke und der Gleichmäßigkeit des CMP-Vorgangs abhängt. Eine wunschgemäße Kontaktfläche, die über eine ganze Siliziumscheibe bzw. ein Los von Scheiben identische Ausdehnung hat, kann so kaum gewährleistet werden. Bei Anwendung auf ein PCRAM-Produktionsverfahren kann somit also auch kein gering streuender, also im Wesentlichen konstanter Löschstrom gewährleistet werden.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein Herstellungsverfahren zu schaffen, mit dem auf effizientere Art und Weise elektrische Kontakte geringer Kontaktfläche in einer Kontaktebene einer Speicherzelle erzeugt werden können, welche durch trennendes Schichtmaterial von einer zu kontaktierenden Basisschichtebene getrennt ist.

Diese Aufgabe wird durch eine Vorrichtung gemäß Patentanspruch 1 und ein Verfahren gemäß Patentanspruch 13, 14 oder 25 gelöst.

Der vorliegenden Erfindung liegt dabei die Erkenntnis zugrunde, dass ein Kontaktbereich in einer Kontaktebene einer nichtflüchtigen Speicherzelle mit äußerst geringer Flä- che effizient und reproduzierbar erzeugt werden kann, wenn zunächst auf einer Basisschichtebene eine Katalysatorinsel aufgebracht wird und wenn darauffolgend ein Nanoröhrchen an der Katalysatorinsel aufgewachsen wird, welches von der Basisschichtebene hervorsteht, so dass bei Aufbringen eines Schichtmaterials auf die Basisschichtebene das Nanoröhrchen bis zur Kontaktebene reicht und dabei innerhalb der Kontaktebene im Kontaktbereich endet.

Durch das kontrollierte Aufwachsen eines Nanoröhrchens auf einer Katalysatorinsel ist es dabei insbesondere möglich, mittels weniger Prozessschritte und reproduzierbar elektrisch leitende Strukturen zu schaffen, die einen äußerst geringen Durchmesser aufweisen, so dass diese das Kontaktieren beispielsweise einer PCRAM-Zelle an einer äußerst geringen Kontaktfläche ermöglichen. Dadurch wird bei Anwendung im PCRAM der Stromverbrauch eines erfindungsgemäßen Speicherelements stark reduziert und darüber hinaus eine Kontaktmöglichkeit geschaffen, die auch eine zukünftige Verkleinerungen der Strukturgrößen ermöglicht.

Bei einem Ausführungsbeispiel der vorliegenden Erfindung wird ein Kontakt zwischen zwei funktionstragenden Ebenen eines Halbleiterchips, die durch eine Isolatorschicht von-

einander getrennt sind, dadurch hergestellt, dass während der Produktion auf einer Basisschichtebene zunächst eine Katalysatorinsel aufgetragen wird, auf der ein Nanoröhrchen aufgewachsen wird, welches dann von isolierendem Schichtma- terial umgeben werden kann. Dabei kann durch beispielsweise nachfolgendes Polieren mittels CMP die Oberfläche des Substrats plangeschliffen werden, so dass das Nanoröhrchen an der Oberfläche bzw. der Kontaktebene des isolierenden Schichtmaterials endet und somit zur elektrischen Kontak- tierung einer weiteren aufzubringenden aktiven Schicht beispielsweise einer Speicherzelle verwendet werden kann.

Der große Vorteil des Verfahrens ist dabei, dass nicht, wie im Stand der Technik üblich, zunächst das isolierende Schichtmaterial aufgetragen wird. Dann muss im Stand der Technik eine große Anzahl zusätzlicher Verfahrensschritte, die photolithographisches Belichten und ätzen umfassen, durchgeführt werden, um eine elektrisch leitfähige Verbindung zwischen der Basisschichtebene und einer weiteren Schichtebene herzustellen. Erfindungsgemäß reicht das einfache Aufwachsen von Nanoröhrchen aus, welches darüber hinaus schnell und effizient mit herkömmlichen Verfahren realisiert werden kann, wobei insbesondere die Durchmesser und die Orte des Aufwachsens der Nanoröhrchen reproduzierbar eingestellt werden können. Im Gegensatz zu Verfahren, die eine ätzen erfordern, können so Kontakte erzeugt werden, die ein außerordentlich hohes Aspekt-Verhältnis aufweisen.

Der Durchmesser von Nanoröhrchen kann ohne weiteres gerin- ger als 50 ran sein. Darüber hinaus wird dieser durch die Dimension der Katalysatorinsel beeinflusst, so dass bei ^¬ spielsweise auch Nanoröhrchen mit einem Durchmesser von 10 nm möglich sind. Das erfindungsgemäße Kontaktierverfahren ist also außerordentlich zukunftssicher, da die damit er- zeugbaren Kontaktflächen wesentlich kleiner sind als die momentan mittels der gängigen Verfahren (beispielsweise 90 nm-Prozess) erzielbaren Strukturgrößen auf Halbleitern.

Bei einem weiteren Ausführungsbeispiel der vorliegenden Erfindung wird eine PCRAM-Zelle mittels eines Nanoröhrchens kontaktiert, so dass bei geringem Gesamtstrom die im Kontaktbereich zwischen Nanoröhrchen und Phase-Change-Medium fließenden lokalen Stromdichten so hoch sind, dass die Pha- se-Change-Speicherzelle bei geringstem Stromverbrauch beschrieben werden kann.

Bei einem weiteren Ausführungsbeispiel der vorliegenden Er- findung werden als Nanoröhrchen Kohlenstoff-Nanoröhrchen verwendet, die den großen Vorteil haben, dass sie Stromdichten leiten können, die um 2 Größenordnungen größer sind als die mittels metallischer Leiter erzielbaren Stromdichten. Die Kohlenstoffnanoröhrchen (CNT = Carbon Nano Tubes) lassen sich gut kontrolliert und gerichtet aufwachsen, wenn beispielsweise ein CVD-Prozess verwendet wird (chemical va- pour deposition) . Die Richtung des Wachstums der Nanoröhrchen kann bei Verwenden eines plasma-unterstützten CVD- Prozesses darüber hinaus in weiten Grenzen beeinflusst wer- den.

Erfindungsgemäß werden also CNT' s als untere Kontaktelektrode genutzt, um die Stromzufuhr und den Kontakt beispielsweise zur GST-Schicht eines nicht-flüchtigen Phase-Change- Speichers herzustellen. Dabei dient eine einzelne, gezielt platzierte CNT der Speicherzelle der Stromzufuhr. Dies hat den Effekt, dass aufgrund der kleinen Kontaktfläche zwischen Elektrode und GST die lokale Stromdichte im GST in der Nähe des Kontaktes hoch und der notwenige Löschstrom somit klein wird. Ein CNT mit einem Durchmesser von 10 nm, der problemlos realisierbar ist, hat beispielsweise eine Kontaktfläche, die kleiner als 100 nm ² ist, somit ist ein Löschstrom von weit unter 100 μA realisierbar, wie anhand von Fig. 8 ersichtlich ist.

Darüber hinaus ist eine solche Zeile prinzipiell in allen CMOS-Prozessen herstellbar, auch in solchen mit größeren Strukturgrößen. Dadurch können insbesondere bereits beste-

hende Herstellungsprozesse einfach modifiziert werden, um eine Verringerung von Kontaktflächen durch den Einsatz von Nanoröhrchen zu erzielen. Das Kontaktieren verschiedener, horizontal gestapelter Substratebenen kann dabei beispiels- weise auch mit Nanoröhrchen vorgenommen werden, die aus Einkristallinen Si bzw. InAs oder GaAs auf einem Katalysator aufgewachsen sind.

Nanoröhrchen können, abhängig von den Materialien und den Produktionsbedingungen, sowohl als Vollzylinder aufwachsen, also aus solidem Material bestehen, als auch in Form von Hohlyzlindern, welche eine oder mehrere zylindrische Außenwände besitzen. Da die genaue geometrische Form für den Erfindungsgedanken nicht wesentlich ist, werden nachfolgend alle auftretenden Formen bzw. Ausgestaltungen unter dem Begriff Nanoröhrchen zusammengefasst .

Nanoröhrchen und insbesondere Kohlenstoff-Nanoröhrchen können mittels industrieller Prozesse kostengünstig und gxrt kontrollierbar erzeugt bzw. aufgewachsen werden. Insbesondere ist es mittels CVD (chemical vapor deposition) möglich, CNTs sehr gezielt an festgelegten Orten senkrecht nach oben gerichtet wachsen zu lassen. Beim CVD-Prozess wird ein katalytisches Material verwendet, um das gleichmä- ßige Wachstum eines Nanoröhrchens hervorzurufen. Dabei wird zunächst ein Nanopartikel eines metallischen katalytischen Materials auf einem Substrat abgeschieden. Dieses Abscheiden kann dabei entweder aus metallischen Salzlösungen, Suspensionen, metallo-organischen Gasen oder durch Aufbringen eines dünnen metallischen Films mittels herkömmlicher Methoden wie beispielsweise Sputtern auf der Oberfläche des Substrats erfolgen. Beim CVD-Prozess wird das Prozessvolumen dann auf eine geeignete Wachstumstemperatur aufgeheizt, bei der das Metall sintert, das heißt, aufgrund von Cohäsi- onskräften der Metallatome einzelne Nanocluster von ge ^¬ schmolzenen Metallatomen gebildet werden. Wird in das Pro ^¬ zessvolumen zusätzlich ein kohlenstoffhaltiges Gas (beispielsweise C ₂ H ₂ ) gegeben, welches durch den Katalysator

katalytisch disoziiert wird, löst sich Kohlenstoff in dem Katalysatormaterial. Der Kohlenstoff fällt dann aus dem Katalysatormaterial aus und wächst als Nanoröhrchen mit einem Umfang, der dem Durchmesser des katalytischen Nanopartikels entspricht, auf der Oberfläche des Substrats.

Als Katalysator kommen dabei beispielsweise metallische Materialien wie Nickel, Eisen oder Kobalt in Frage, die alle CMOS-kompatibel sind, so dass das erfindungsgemäße Konzept leicht auf bestehende CMOS-Prozesse anwendbar ist. Koh- lenstoffnanoröhrchen sind mechanisch äußerst robust, chemisch inert und können hohe Stromdichten leiten. Dabei können sie aus einem oder mehreren Wänden bestehen und metallisch oder halbleitend sein, wobei erfindungsgemäß metal- lisch leitende Kohlenstoffnanoröhrchen bevorzugt sind.

Nanoröhrchen lassen sich auch aus anderen Materialien herstellen, beispielsweise aus Silizium. Dabei werden ähnliche Wachstumstechniken angewendet, die in Verbindung mit einem Katalysator das epiktaktische Aufwachsen von Nanoröhrchen ermöglichen, wobei als Katalysatormaterial beispielsweise Gold verwendet werden kann.

Dabei sind generell zwei Arten von Wachstum möglich. Bei der erstem Möglichkeit verbleibt das Katalysatormaterial auf der Oberfläche des Substrates und das Nanoröhrchen wächst aus einer Katalysatorinsel nach oben. Die zweite Möglichkeit besteht darin, dass das Wachstum an der Grenzfläche zwischen Substrat und Katalysator beginnt, der Kata- lysator also an der Oberseite des Röhrchens verbleibt und durch dessen Wachstum von der Oberfläche des Substrates gehoben wird.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend, Bezug nehmend auf die beiliegenden Zeichnungen, näher erläutert. Es zeigen:

Fig. 1 ein Ausführungsbeispiel einer erfindungsgemäßen nicht-flüchtigen Speicherzelle;

Fig. 2 ein weiteres Ausführungsbeispiel einer erfin- dungsgemäßen Speicherzelle;

Fig. 2a ein erweitertes Ausführungsbeispiel einer Spei ^¬ cherzelle;

Fig. 3 ein Flussdiagramm zur Beschreibung eines Beispiels eines Verfahrens zum Herstellen eines Kontaktbereichs;

Fig. 3a mehrere Ansichten einer Halbleiterstruktur wäh- bis 3f rend eines Beispiels eines erfindungsgemäßes Verfahrens zum Herstellen eines Kontaktbereichs;

Fig. 4a ein weiteres Ausführungsbeispiel eines erfin- bis 4d dungsgemäßen Verfahrens zum Herstellen eines Kon- taktbereichs;

Fig. 5 ein weiteres Ausführungsbeispiel für ein erfindungsgemäßes Verfahren zum Herstellen eines Kontaktbereichs;

Fig. 6 ein Beispiel für eine Strom- Spannungscharakteristik eines phasenveränderlichen Materials;

Fig. 7 das Programmieren und Löschen eines Phase-Change- Speichers;

Fig. 8 ein Beispiel für einen Zusammenhang zwischen Kontaktfläche und Löschstrom eines Phase-Change- Speichers;

Fig. 9 ein Beispiel für den prinzipiellen Aufbau eines Phase-Change-Speichers;

Fig. 10 ein Beispiel für einen dem Stand der Technik entsprechenden elektrischen Kontakt; und

Fig. 11 ein weiteres Beispiel für einen dem Stand der Technik entsprechenden Kontakt.

Fig. 1 zeigt ein Ausführungsbeispiel eines erfindungsgemä- ßen phasenveränderbaren (Phase-Change) Speichers. Die Fig. 1 zeigt dabei eine Trägerschicht 100, eine erste Basisschicht 102a und eine zweite Basisschicht 102b, eine Isolationsschicht 103 sowie ein phasenveränderbares Medium 104 mit einer oberen KontaktSchicht 106. Ein oberer Kontaktbe- reich 107 des phasenveränderbaren Mediums 104 wird als durch die Grenzfläche, also die Ebene zwischen dem phasenverändernden Medium 104 und der oberen Kontaktschicht 106 gebildet. Dargestellt sind zwei prinzipiell getrennt ansprechbare Speicherzellen 108a und 108b, die über die Ba- sisschichtebenen 102a und 102b programmiert und ausgelesen werden können. Dabei ist das phasenverändernde Medium 104 mit den Basisschichtebenen 102a und 102b erfindungsgemäß mittels eines Kohlenstoffnanoröhrchens 110a und 110b verbunden, welches in der Isolationsschicht verläuft, so dass Kontaktbereiche 111 zwischen phasenveränderndem Medium 104 und den Nanoröhrchen 110a und 110b außerordentlich klein sind. Da, wie erwähnt, Nanoröhrchen beispielsweise mit Durchmessern kleiner als 50 nm und sogar mit Durchmessern bis unter 10 nm problemlos produziert werden können, kann eine Kontaktfläche also sogar weniger als 100 nm ² groß sein.

Durch den kleinen Durchmesser der unteren Elektrode (des Nanoröhrchens 110a und 110b) ist also die Kontaktfläche 111 zwischen Elektrode und phasenveränderbares Medium 104 (GST- Schicht) sehr klein. Dadurch kann erfindungsgemäß der Löschstrom sehr klein gewählt werden, wobei trotzdem eine Temperatur erzielt wird, die oberhalb der Schmelztemperatur

Tm des GST von beispielsweise 600 ⁰ C liegen kann. Dabei ist eine erfindungsgemäße Speicherzelle unabhängig von der Prozessgeneration des CMOS-Prozesses herstellbar, sie kann also auch in CMOS-Prozessen mit minimalen Abmessungen größer 100 nm eingesetzt werden, bei denen herkömmliche, dem Stand der Technik entsprechende Kontakte als untere Elektrode zu groß wären.

Dabei ist die Herstellung insbesondere unabhängig vom ätz- verfahren, von besonderen Belichtungs- und Justagemethoden, von Oxidschichtdicken und der Gleichmäßigkeit eines CMP- Verfahrens (chemisches Abschleifen) . Sie hängt im Wesentlichen vielmehr nur von dem selbst organisierenden Herstellungsvorgang des Nanoröhrchens ab. Dadurch sind prinzipiell sehr kleine Zellen herstellbar, da ein CNT sehr geringe Durchmesser haben kann, das heißt, eine Skalierung auch zu kleinsten CMOS-Prozessen (32 nm oder kleiner) möglich ist.

Anstelle des im Vorhergehenden beschriebenen Kohlenstoffna- noröhrchens sind auch andere Nanoröhrchen, die mittels eines Wachstumsprozesses erzeugt werden können, geeignet, eine erfindungsgemäße Speicherzelle zu realisieren.

Aus ^* obiger Beschreibung ist ersichtlich, dass ein Kontakt- bereich geringer Fläche erforderlich ist, um eine erfindungsgemäße Speicherzelle zu erhalten. In einem weiteren, hier nicht dargestellten, Ausführungsbeispiel ist daher das Nanoröhrchen oberhalb des phasenveränderbaren Mediums angeordnet. Dieses wird also erst nach Aufbringen des phasen- veränderbaren Mediums erzeugt, um eine erfindungsgemäße Speicherzelle zu realisieren.

Die Fig. 2 zeigt eine Vergrößerung einer einzelnen Spei ^¬ cherzelle aus Fig. 1, wobei identische Komponenten mit den- selben Bezugszeichen versehen sind und daher die Beschrei ^¬ bung dieser Komponenten in den beiden Figuren wechselseitig aufeinander anwendbar ist.

In Fig. 2 ist zusätzlich ein Kontaktbereich 120 bzw. eine Kontaktfläche hervorgehoben, die von dem Kohlenstoffnano- röhrchen 110a und dem phasenveränderlichen Medium 104 (GST- Schicht) begrenzt wird. Beim Speichern bzw. Schreiben der Speicherzelle 108a ändert sich der Phasenzustand des phasenverändernden Mediums 104 im Wesentlichen in unmittelbarer Nähe der Kontaktfläche, so dass die elektrischen Eigenschaften der Speicherzelle im Wesentlichen durch einen Bereich 122 definiert werden, der sich in der Nachbarschaft der Kontaktfläche 120 befindet. Dies eröffnet auch die Möglichkeit, die Integrationsdichten benachbarter Speicherzellen zu erhöhen, da eine gegenseitige Beeinflussung benachbarter Speicherzellen nur durch Wärmeübertrag stattfinden kann, so dass der geringe Durchmesser von Nanoröhrchen ne- ben dem Effekt der Stromreduzierung darüber hinaus dazu führt, dass die Fläche, die von einer einzelnen Speicherzelle benötigt wird, prinzipiell stark reduziert werden kann.

Die Fig. 2a zeigt ein erweitertes Ausführungsbeispiel der vorliegenden Erfindung, das im Wesentlichen auf dem in Fig. 1 gezeigten Ausführungsbeispiel basiert, so dass die Komponenten, die in den Fig. 1 und 2a identisch sind auch mit den selben Bezugszeichen versehen sind, wobei sich die Be- Schreibung der identischen Komponenten in den beiden Zeichnungen darüber hinaus wechselseitig aufeinander anwenden lässt.

In Fig. 2a ist ein zusätzlicher Basisbereich 140 sowie ein dazu gehöriges Nanoröhrchen 142 gezeigt, wobei das Nanoröhrchen 142 den Basisbereich 140 mit der oberen Kontaktschicht 106 direkt leitend verbindet. Das Nanoröhrchen 142 ist also erfindungsgemäß vorgesehen, um einen elektrischen Kontakt zwischen zwei in unterschiedlichen Ebenen einer Halbleiterstruktur angebrachten Strukturen herzustellen. Das Herstellen des Kontaktes zwischen der oberen Kontaktschicht 106 und der Basisschicht 140 mittels eines Nano- röhrchens hat dabei den Vorteil, dass das Herstellen dieses

Kontaktes im selben Prozessschritt wie das Erzeugen der Na- noröhrchen 110a und 110b erfolgen kann und somit zur Kon- taktierung der oberen Kontaktschicht 106 keine weiteren Prozessschritte mehr notwendig sind. Dies hat den Vorteil, dass die zur Kontaktierung der gemeinsamen Elektrode bzw. der oberen Kontaktschichtebene 106 notwendigen Strukturen zusammen mit den Strukturen zu Ansteuerung der individuellen Speicherzellen erzeugt werden können. Dadurch wird ein weiteres, auf das Auftragen der oberen Kontaktschichtebene 106 folgende Prozessieren der Halbleiterstruktur überflüssig bzw. die Komplexität der im weiteren Prozess zu erzeugenden Strukturen kann verringert werden, was zur Erhöhung der Effizienz des Gesamtprozesses beiträgt.

Fig. 3 zeigt ein Flussdiagramm, welches das erfindungsgemäße Verfahren zum Herstellen eines Kontaktbereichs beschreibt. Dabei wird im Katalysatorschritt 200 zunächst auf einer Basisschichtebene, die elektrisch mit einer darüber liegenden Kontaktebene kontaktiert werden soll, eine Kata- lysatorinsel aus geeignetem Katalysatormaterial, wie beispielsweise Nickel, aufgebracht. Das Aufbringen kann mit einer Vielzahl von Methoden geschehen, beispielsweise durch Abscheiden von einer Schicht Katalysatormaterial und anschließender Lithographie und ätzen des Katalysatormateri- als zu einer Insel. Entscheidend ist, dass mittels ätzen der Durchmesser der Katalysatorinsel wesentlich geringer erzeugt werden kann, als dies für mittels der Lithographie direkt erzeugten Strukturen der Fall ist. Durch Verlängerung des ätzvorgangs kann der Durchmesser der Katalysator- insel im Prinzip auf Null reduziert werden, so dass der Durchmesser eines auf der Katalysatorinsel aufwachsenden Nanoröhrchens im Wesentlichen beliebig einstellbar ist.

Ein weiteres Beispiel zum Erzeugen einer geeigneten Kataly- satorinsel ist das Lift-Off-Verfahren, bei dem zunächst mittels Lithographie eine Negativmaske erzeugt wird, auf der dann das Katalysatormaterial abgeschieden wird. Ein darauffolgendes Entfernen (Lift-Off) des Lacks ermöglicht

ebenfalls das Erzeugen kleiner Katalysatorinseln. Die beiden genannten Verfahren dienen lediglich als Beispiel, da zur gezielten Abscheidung von Katalysator-Partikeln oder Nanoclustern beliebig andere denkbare Verfahren verwendet werden können. Vorteilhaft ist jedoch die kontrollierbare Größe der Katalysatorinsel, da diese im Wesentlichen den Durchmesser des Nanoröhrchens bzw. des Kohlenstoffnanoröhr- chens bestimmt. Dieser Durchmesser ist dabei beispielsweise bevorzugt kleiner als 50 nm.

Im Aufwachsschritt 202 wird ein Nanoröhrchen an der Katalysatorinsel aufgewachsen, um von der Basisschichtebene hervorzustehen. Das Aufwachsen geschieht dabei beispielsweise mit einem Plasma unterstützten CVD-Verfahren (PECVD) bei Temperaturen von 450 °C bis 600 ⁰ C. Dabei kann das Kohlenstoffnanoröhrchen beispielsweise bis zu einer Höhe von 0,5 bis 1,5 μm aufgewachsen werden, wobei beim PEVCD- Verfahren ein elektrisches Feld dafür sorgt, dass das Wachstum senkrecht zur Oberfläche des Substrats bzw. der Basisschichtebene erfolgt. Im Beschichtungsschritt 204 wird auf die Basisschichtebene ein Schichtmaterial aufgebracht, wobei das Nanoröhrchen mit dem Schichtmaterial so umgeben ist, dass das Nanoröhrchen mit dem Schichtmaterial endet oder über dieses hinaussteht, sodass durch das Nanoröhrchen ein Kontaktbereich, der das Kontaktieren der Basisschichtebene ermöglicht, gebildet wird.

Erfindungsgeinäß kann somit nun durch eine Schicht von Schichtmaterial hindurch, die beispielsweise aus einem Iso- lator wie Siliziumdioxid bestehen kann, eine Kontaktierung zu einer unter dem Schichtmaterial befindlichen Basisschichtebene hergestellt werden, wobei durch den Einsatz der aufgewachsenen Nanoröhrchen die Kontaktfläche in weiten Grenzen voreinstellbar (gering) ist.

Die Fig. 3a bis 3f zeigen das Verfahren zum Herstellen ei ^¬ nes Kontaktbereichs in seiner Anwendung zur Herstellung eines erfindungsgemäßen phasenveränderbaren Speichers.

Im gezeigten Beispiel wird zunächst auf einer CMOS- Schaltung, die hier nicht dargestellt ist und nachfolgend vereinfachend als CMOS-Substrat 250 bezeichnet wird, eine metallische Elektrode 252 erzeugt (beispielsweise aus Nb oder aus TiN), die diese CMOS-Schaltung kontaktiert. Das Erzeugen der metallischen Elektrode 252 kann dabei beispielsweise durch Abscheiden der metallischen Schicht und anschließender Lithographie und ätzen der Schicht erfolgen.

Dann wird, wie es in Fig. 3b gezeigt ist, auf der metallischen Elektrode 252 eine Katalysatorinsel 254, beispielsweise aus Nickel, erzeugt. Dies kann durch eines der weiter oben beschriebenen Verfahren wie beispielsweise Abscheiden von Katalysatormaterial mit anschließender Lithographie und ätzen oder auch beliebigen anderen Verfahren geschehen.

Daraufhin wird, wie es in Fig. 3c zu sehen ist, mit Plasma unterstütztem CVD-Verfahren ein Kohlenstoffnanoröhrchen 256 aufgewachsen, wobei das Aufwachsen beispielsweise bis zu einer Höhe von 0,5 bis 1,5 μm geschehen kann.

Fig. 3d zeigt, dass auf der Oberfläche des CMOS-Substrats 250 nun eine Isolatorschicht bzw. eine Schicht beliebigen Schichtmaterials 260 (beispielsweise Siliziumdioxid) abgeschieden wird, deren Schichtdicke größer ist als die Höhe des Kohlenstoffnanoröhrchens . Beispielsweise kann bei einer Höhe des Kohlenstoffnanoröhrchens von 0,7 μm eine Oxiddicke von 1 μm abgeschieden werden.

Danach wird die Oberfläche mittels CMP (also chemisch/mechanisch) soweit abgetragen, dass das Kohlenstoffnanoröhrchen 256 zumindest angeschnitten wird und damit an der Oberfläche kontaktierbar ist, wie es in Fig. 3e gezeigt ist. Durch das Abtragen entsteht eine Kontaktschichtebene 258, an deren Oberfläche durch das Kohlenstoffnanoröhrchen ein Kontaktbereich 259 gebildet wird. Das Abtragen kann da ^¬ bei selbstverständlich auf beliebige andere, eventuell auch

mechanische Methoden erfolgen. Bei der oben genannten, beispielhaften Schichtdicke von 1 μm Oxid und einem 0,7 μm Kohlenstoffnanoröhrchen 256 wird beispielsweise bei Abtragen einer 0,5 μm dicken Schicht die Restoxiddicke etwa 0,5 μm betragen, so dass mit Sicherheit alle Kohlenstoffnanoröhrchen 256 auf einem Siliziumwafer angeschnitten werden, eine verbleibende Restoxiddicke von 0,5 μm jedoch noch für ausreichende Isolation sorgen kann.

Erfindungsgemäß ist nun ein Kontaktbereich fertig hergestellt, der im in Fig. 3f gezeigten Ausführungsbeispiel dazu verwendet wird, eine Phase-Change-Speicherzelle dadurch zu bilden, dass auf dem Kontakt zunächst eine Schicht 264 eines phasenveränderbaren Mediums und darauf eine obere Kontaktschicht 266 zum Kontaktieren abgeschieden wird. Die obere Kontaktschicht 266 kann dabei aus beliebigen leitenden Materialien, wie beispielsweise Wolfram bestehen. Nachdem in Fig. 3f gezeigten Schritte sind darüber hinaus weitere lithographische bzw. ätz-Schritte durchführbar, um die Speicherzelle weiter zu strukturieren und den Herstellungsvorgang abzuschließen.

Wie es anhand der Fig. 3a bis 3f ersichtlich ist, ist es erfindungsgemäß äußerst effizient und mit nur wenigen Pro- zessschritten verbunden, ein phasenveränderliches Speichermedium herzustellen, das aufgrund seiner Eigenschaften äußerst stromsparend betrieben werden kann.

Die Abbildungen 4a bis 4c zeigen ein weiteres Ausführungs- beispiel eines erfindungsgemäßen Verfahrens zum Herstellen eines Kontaktbereichs, welches auf den Verfahren, das anhand der Fig. 3a bis 3f diskutiert wurde, basiert und von diesem Verfahren ab dem in Fig. 3c gezeigten Schritt abweicht, wobei für die anhand der Fig. 4a bis 4c folgende Diskussion vorausgesetzt wird, dass die Prozessschritte, die in den Fig. 3a bis 3c beschrieben wurden, bereits durchgeführt sind. Daher sind im Folgenden für die in den Fig. 4a bis 4c gezeigten Elemente dieselben Bezugszeichen

wie in den Fig. 3a bis 3c vergeben, wobei sich die Beschreibung der einzelnen Komponenten in den Figuren wechselseitig aufeinander anwenden lässt.

Im in Fig. 4a gezeigten Prozessschritt wurde auf das Koh- lenstoffnanoröhrchen 256 zunächst eine dünne Metallschicht 280 (mittels CVD-Verfahren, Sputtern oder Schrägwinkelbedampfen) abgeschieden. Danach wurde eine dünne Oxidschicht (alternativ beispielsweise auch Siliziumnitridschicht) 282 abgeschieden. So dass die gesamte Struktur zusätzlich von einer doppellagigen Schicht aus der Metallschicht 280 und der Oxidschicht 282 bedeckt ist.

Im in Fig. 4b gezeigten Zustand wurde durch ätzen die Schicht aus Metall und Oxid von dem waagrechten Oberflächen entfernt. Dies kann beispielsweise durch maskenloses anisotropes Plasmaätzen realisiert werden. Ein maskenloser Vorgang ist dabei besonders unkompliziert durchführbar. Durch das ätzen wurde insbesondere auch der Kurzschluss be- nachbarter Kohlenstoffnanoröhrchen auf einem Wafer entfernt, der durch das Aufbringen der Metallschicht 280 hergestellt wurde. Eine Metallisierung verbleibt lediglich auf den Seitenwänden des Kohlenstoffnanoröhrchens 256.

Dies hat den großen Vorteil, dass die elektrischen Eigenschaften eines erfindungsgemäß hergestellten Kontaktes in weiten Grenzen variiert werden können, da diese nunmehr e- ventuell hauptsächlich durch die Metallisierung bestimmt werden. Beispielsweise kann ein elektrischer Widerstand der in Fig. 4b gezeigten Kontaktvorrichtung im Wesentlichen vollständig durch die Metallisierung bestimmt sein und somit niedriger ausfallen, als bei Einsatz eines unbeschichteten Nanoröhrchens aus Kohlenstoff.

Fig. 4c zeigt eine Phase-Change-Speicherzelle, die mittels das erfindungsgemäße Verfahrens, das anhand der Fig. 4a und 4b beschrieben wurde, hergestellt wird. Dabei besteht der Unterschied, wie bereits beschrieben, im Vergleich zu Fig.

3f darin, dass die Kontaktfläche zum phasenveränderlichen Medium 264 nun nicht mehr allein durch das Kohlenstoffnano- röhrchen 256, sondern zusätzlich auch durch die Metallisierung 280 gebildet wird.

Die Fig. 4d zeigt eine Abwandlung des Verfahrens, bei dem kein phasenveränderliches Medium abgeschieden wird. Stattdessen wird unmittelbar nach dem in Fig. 4b gezeigten Schritt die obere Kontaktschicht 266 abgeschieden, so dass sich eine Kontaktfläche 290 zwischen dem Kohlenstoffnano- röhrchen 256, der Metallisierung 280 und der oberen Kontaktschicht 266 bildet, die im Wesentlichen durch die Fläche des Kohlenstoffnanoröhrchens 256 selbst sowie durch die Fläche der ringförmigen Metallisierung 280 gebildet wird.

Das in Fig. 4d gezeigte Verfahren zur Kontaktierung zweier unterschiedlicher leitender Strukturen, die sich in unterschiedlichen Ebenen eines mehrschichtigen Halbleiters befinden, hat dabei insbesondere den Vorteil, dass die elekt- rischen Eigenschaften der Verbindung in weiten Grenzen frei wählbar sind, da das Material der Metallisierung 280 beliebig wählbar ist, so dass die stromleitenden Eigenschaften, beispielsweise der ohmsche Widerstand, beim erfindungsgemäßen Erzeugen einer Kontaktierung kontrolliert werden können und diese nicht ausschließlich von den inhärenten Eigenschaften des Kohlenstoffnanoröhrchens abhängig sein müssen.

Die Fig. 5 zeigt eine weitere Ausführungsform des erfindungsgemäßen Verfahrens, bei dem in dem auf den in Fig. 3d gezeigten Schritt ein Abtrag der Isolatorschicht 260 und des Kohlenstoffnanoröhrchens 256 nicht so erfolgt, dass am Ende des Prozessschritts die Oberflächen des Kohlenstoffnanoröhrchens 256 und des Oxids 260 plan sind, sondern dass beispielsweise durch überätzen mittels verdünnter HF vom Oxid 260 eine Schicht abgetragen wird, die dicker ist als die vom Nanoröhrchen abgetragene Schicht. Alternativ dazu kann auch ein anderes ätzmittel bzw. Verfahren verwendet werden, welche das Kohlenstoffnanoröhrchen 256 nicht an-

greift. Durch das über die Oberfläche des Oxids 260 herausragende Kohlenstoffnanoröhrchen lässt sich die Form des e- lektrischen Kontakts bzw. die Injektion eines Stroms in den elektrischen Kontakt beeinflussen, wodurch das erfindungs- gemäße Verfahren weitere Möglichkeiten schafft, die mittels des Verfahrens hergestellten Kontakte an die Erfordernisse des entsprechenden Bauteils anzupassen.

Obwohl in den beschriebenen Kontaktierverfahren der vorher- gehenden Absätze das Aufwachsen eines Kohlenstoffnanoröhr- chens zugrunde gelegt wurde, ist es erfindungsgemäß auch möglich, mittels des erfindungsgemäßen Verfahrens Nanoröhr- chen aus anderen Materialien, wie beispielsweise Silizium,

InAs oder GaAs herzustellen, die epiktaktisch auf einem ge- eigneten Substrat aufwachsen.

Das Layout, also die geometrische Lage bzw. relative Ausrichtung der im Vorhergehenden beschriebenen Phase-Change- Speicherzellen sind hier nur exemplarisch zu verstehen. Die einzelnen Komponenten können beliebig anders zueinander o- rientiert sein, wesentlich ist dabei lediglich, dass derjenige Stromkontakt, der individuell ansteuerbar ist, mittels eines Nanoröhrchens in dem Phase-Change-Speicher hergestellt wird.

Die Verfahren, wie CVD, durch die, wie bisher beschrieben Nanoröhrchen aufgewachsen werden können, sind hier nur als beispielhafte Implementierungen anzusehen. Jedwede andere Art, ein Nanoröhrchen auf einem Substrat wachsen zu lassen bzw. zu erzeugen, ist darüber hinaus ebenfalls geeignet, das erfindungsgemäße Konzept zu implementieren.

Es versteht sich von selbst, dass das phasenveränderliche Material GST hier nur als Beispiel für eine mögliche Imple- mentierung anzusehen ist und dass erfindungsgemäße Speicherzellen auch mit jedweden anderen phasenveränderlichen Materialen realisiert werden können.