Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
HETERO JUNCTION BIPOLAR TRANSISTOR
Document Type and Number:
WIPO Patent Application WO/2009/014011
Kind Code:
A1
Abstract:
An energy potential Ec in the vicinity of a boundary face between a graded layer 1G and a ballast resistor 1R is smoothly continuous. This is because n-type impurities concentration CION in the vicinity of the boundary face is increased and the ionized donor (having positive charge) exists in the vicinity of the boundary face. That is, the donor ion compensates the spike-shaped potential barrier φBARRIER protruding in the negative direction of the potential in the vicinity of the boundary face. Accordingly, the resistance value of HBT at the room temperature becomes lower and the high frequency characteristic is improved.

Inventors:
KURITA YASUYUKI (JP)
FUKUHARA NOBORU (JP)
Application Number:
PCT/JP2008/062508
Publication Date:
January 29, 2009
Filing Date:
July 10, 2008
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
SUMITOMO CHEMICAL CO (JP)
KURITA YASUYUKI (JP)
FUKUHARA NOBORU (JP)
International Classes:
H01L21/331; H01L29/737
Foreign References:
JPH11251329A1999-09-17
JPH11288946A1999-10-19
Attorney, Agent or Firm:
HASEGAWA, Yoshiki et al. (Ginza First Bldg.10-6, Ginza 1-chome,Chuo-k, Tokyo 61, JP)
Download PDF:
Claims:
 電子親和力が連続的且つ単調に変化するグレーデッド層を有し、前記グレーデッド層の端面に垂直な方向をz軸とし、前記グレーデッド層の両端面のz座標をそれぞれz1、z2(但しz1<z2)、z座標の値がzである点における電子親和力をχ(z)とした時、
 前記グレーデッド層の両端面において電子親和力χ(z)と電子親和力変化率dχ(z)/dzがz方向に連続であり、且つ、
 前記グレーデッド層において、χ(zA)>χ(zB)の場合(但しz1≦zA≦z2、z1≦zB≦z2)、
 z座標の値がzである点において添加されている不純物がn型である場合の不純物濃度をN D (z)とすると、N D (zA)≦N D (zB)であり、
 z座標の値がzである点において添加されている不純物がp型である場合の不純物濃度をN A (z)とすると、N A (zA)≧N A (zB)である、ことを特徴とするヘテロ接合バイポーラトランジスタ。
 前記グレーデッド層の両端面における電子親和力をそれぞれχ1、χ2、前記グレーデッド層の平均誘電率をε、z2-z1をd、χ1-χ2の絶対値をδχ、電気素量をqとした場合、
 前記グレーデッド層内の不純物濃度は、
 χ1>χ2の場合は、
 不純物がn型の場合、
 少なくとも(z1+z2)/2≦z≦z2の領域において、
 不純物がp型の場合、
 少なくともz1≦z≦(z1+z2)/2の領域において
 4εδχ/(qd) 2 以上であり、
 前記グレーデッド層内の不純物濃度は、
 χ1<χ2の場合は、
 不純物がn型の場合、
 少なくともz1≦z≦(z1+z2)/2の領域において、
 不純物がp型の場合、
 少なくとも(z1+z2)/2≦z≦z2の領域において
 4εδχ/(qd) 2 以上である、
ことを特徴とする請求項1に記載のヘテロ接合バイポーラトランジスタ。
 前記グレーデッド層中z座標の値がzである点における電子親和力χは、
 z1≦z≦(z1+z2)/2の場合は、
 χ=2(z-z1) 2 (χ2-χ1)/(z2-z1) 2 +χ1を満たし、
 (z1+z2)/2≦z≦z2の場合は、
 χ=-2(z-z2) 2 (χ2-χ1)/(z2-z1) 2 +χ2を満たすことを特徴とする請求項2に記載のヘテロ接合バイポーラトランジスタ。
 前記グレーデッド層及び電子親和力が一定であるバラスト抵抗層を、エミッタ電極とエミッタ層の間に有することを特徴とする請求項1に記載のヘテロ接合バイポーラトランジスタ。
 バラスト抵抗層はAl Y Ga 1-Y Asからなり、
 Al組成比Yは一定値であり、
 前記グレーデッド層はAl S Ga 1-S Asからなり、
 Al組成比Sは、バラスト抵抗層に近づく方向に沿って0からYまで連続的且つ単調に変化している、ことを特徴とする請求項4に記載のヘテロ接合バイポーラトランジスタ。
 バラスト抵抗層中のAl組成比Yは、
 0<Y≦0.45を満たすことを特徴とする請求項5記載のヘテロ接合バイポーラトランジスタ。
 エミッタ層とエミッタ電極の間に、温度上昇に伴ってγ谷からX谷及びL谷に励起する電子数が増加するバラスト抵抗層と、組成の変化するグレーデッド層を順次積層した層構造を有するヘテロ接合バイポーラトランジスタにおいて、
 前記グレーデッド層の電子親和力が小さい側の界面近傍において、これとは逆側の界面近傍よりも、n型不純物濃度を高くしたことを特徴とするヘテロ接合バイポーラトランジスタ。
 前記バラスト抵抗層はAl Y Ga 1-Y Asからなり、
 前記グレーデッド層はAl S Ga 1-S Asからなり、
 Al組成比Sは、前記バラスト抵抗層に近づく方向に沿って0からYまで連続的且つ単調に変化しており、
 Al組成比Yは、0<Y≦0.45の関係を満たす、ことを特徴とする請求項7に記載のヘテロ接合バイポーラトランジスタ。
 前記エミッタ層はAl X Ga 1-X Asからなり、
 Al組成比Xは、X<Yを満たす、
ことを特徴とする請求項8に記載のヘテロ接合バイポーラトランジスタ。
Description:
ヘテロ接合バイポーラトランジ タ

 本発明は、ヘテロ接合バイポーラトラン スタ(HBT)に関する。

 高速通信用のトランジスタとして、ヘテ 接合バイポーラトランジスタ(HBT)が注目さ ている。このような高速通信は、特に携帯 報端末において要望されている。HBTでは、 ネルギーバンドギャップの異なる材料から るエミッタ層とベース層がヘテロ接合して る。化合物半導体を用いたHBTでは、例えば エミッタ層をAlGaAs、ベース層をGaAs、コレク 層をGaAsとしている。

 なお、AlGaAsは、GaAsとAlAsの混晶半導体で って、GaAsのエネルギーバンドギャップは1.4e V、AlAsのエネルギーバンドギャップは2.2eVで るから、AlGaAsにおけるAlの組成比を増加させ ると、そのエネルギーバンドギャップは徐々 に広くなる。

 このようなHBTにおいては、ベース層とエ ッタ層との間には正孔に対するエネルギー 壁が構成されている。したがって、通常、H BTは、かかるエネルギー障壁によってトラン スタのエミッタ注入効率が高くなることが られており、エミッタ注入効率が高い場合 は、トランジスタの抵抗値を低く設定する とが可能であるため、HBTでは高速動作が可 である。

 ところが、HBTに大きな電流が流れると、 子・半導体結晶格子間相互作用等によって 熱が生じる。この熱励起によって自由電子 発生するため、トランジスタに更に大きな 流が流れるようになる。すなわち、HBTに大 な電流が流れると、電流量の増加を促進す 正帰還作用が生じ、この電流量がHBTの許容 以上になると、HBTが熱暴走し、破壊する場 がある。これはHBTの熱暴走問題として知ら ている。

 従来、HBTの熱暴走を抑制するため、エミ タ層に対して直列にバラスト抵抗を接続す 技術が知られている。バラスト抵抗の接続 は2つの方法が知られている。1つの方法は エミッタ電極に外部バラスト抵抗を直列に 続して電流量を制限する方法である。もう1 の方法は、HBT用の半導体薄膜を作製する際 エミッタ電極とエミッタ層との間に、薄膜 抗層からなるバラスト抵抗層を挿入して電 量を制限する方法である(特許文献1、特許 献2参照)。

 特許文献1は、後者の方法を採用しており、 エミッタ層としてAl X Ga 1-X As、バラスト抵抗層を構成する抵抗層としてA l Y Ga 1-Y As層を用いた例を開示している。エミッタ層 Alの組成比Xは0.3であり、バラスト抵抗層のA lの組成比Yは0.35である。すなわち、バラスト 抵抗層のAl組成比Yは、エミッタ層のAl組成比X よりも高く、そのエネルギーバンドギャップ がエミッタ層のエネルギーバンドギャップよ りも相対的に大きく設定されており、電子に 対するエネルギー障壁として機能とする。

 特許文献1の方法では、バラスト抵抗層を 構成する抵抗層を、ヘテロ接合によるエネル ギー障壁によって構成している。すなわち、 何らかのエネルギー障壁が電気伝導を阻害す る場合には、抵抗値は高くなるという現象を 利用しているが、特許文献1では、更に、バ スト抵抗層の温度依存性を大きく設定して る。すなわち、バラスト抵抗層を伝導する 子の有効質量が、高温になるほど増加する うに設定することで、高温における抵抗値 大きくし、バラスト抵抗層本来の熱暴走抑 機能を発揮させている。

 電子の有効質量は、伝導帯の下端のエネ ギー準位Eと波数k(∝1/キャリアの波長)の関 を示すE-k図におけるグラフの曲率が小さい ど、重たくなることが知られている。すな ち、高温の場合には、グラフ上の曲率の小 な位置で電気伝導が行われればよい。一般 、E-k図におけるL点、γ点、X点の近傍では、 エネルギー準位Eは、それぞれL谷、γ谷、X谷 構成しており、X谷、L谷の曲率は、γ谷の曲 率よりも小さい。すなわち、高温時において 、X谷やL谷において室温よりも多くの電子が 在すれば、抵抗が高くなる。γ谷よりも高 ネルギー側に、X谷、L谷が位置している場合 、高温では電子は熱エネルギーを受け取って 、X谷、L谷において室温よりも多く存在する とになる。

 バラスト抵抗層として、Al Y Ga 1-Y Asを用いる場合、Alの組成比Yが0.45以下の場合 には、γ谷、L谷、X谷の順番に、エネルギー ンドギャップEgが大きくなり、Yが0.45に近づ ほど、各谷のエネルギー準位Eの間隔が狭く なる。すなわち、バラスト抵抗において、Al 組成比Yを0から0.45に近づけることにより、 温時において曲率の小さいX谷、L谷におい 電子を数多く存在させることができ、した って、電子の有効質量を増加させ、熱暴走 有効に抑制することができる。

 なお、特許文献1に開示されたHBTにおいては 、バラスト抵抗層とエミッタ電極側のGaAsコ タクト層との間にはグレーデッド層が介在 ている。グレーデッド層はAl S Ga 1-S As層からなり、Alの組成比Sが厚み方向に沿っ 徐々に変化している。グレーデッド層にお るAlの組成比Sは、グレーデッド層とコンタ ト層との界面においてS=0に設定され、グレ デッド層とバラスト抵抗層との界面におい S=Yに設定されている。グレーデッド層は組 の急峻な変化に伴う格子不整合を抑制して る。グレーデッド層におけるn型不純物濃度 は一定である。

 特許文献2は、エミッタ材料としてAlGaAsに 加えてInGaPを用いたHBTを開示している。InGaP/G aAsヘテロ接合の正孔に対する障壁は、AlGaAs/Ga Asヘテロ接合の正孔に対する障壁よりも一般 に大きく、高品質のものを製造することも 能であるので、エミッタ注入効率が高く、 れに伴う高速化や低消費電力化が期待され いる。

 また、ヘテロ接合の解析には、実際にデ イスを製造して評価する他、シミュレーシ ンによって理論的な知見を与えることも有 である。

 特許文献3は、ヘテロ接合界面近傍における キャリア電流密度をシミュレーションする手 法について開示している。このようなシミュ レーションにより、デバイスの構造解析や設 計を簡便且つ精密に行うことができるように なった。

特許第3316471号公報

特開2000-260784号公報

特開2006-302964号公報

 しかしながら、高温においてバラスト抵 の抵抗値が増大するのは好ましいが、通常 作を行う室温におけるHBTの抵抗値は依然と て高く、高周波特性が改善できないという 題がある。

 本発明は、このような問題に鑑みてなさ たものであり、高周波特性を改善可能なHBT 提供することを目的とする。

 本発明者らが、HBTについて鋭意検討した 果、グレーデッド層とバラスト抵抗層との 面において、スパイク状のポテンシャル障 が発生していることを発見した。かかるポ ンシャル障壁は、キャリアの流れを阻害す ため、HBTの抵抗値が大きくなり、高周波特 が劣化する。本発明は、かかる知見に基づ てなされたものであり、上述のHBTのポテン ャルスパイクを不純物添加によって除去す ことで、室温におけるHBTの抵抗値を低下さ る。

 上述の課題を解決するため、本発明に係るH BTは、電子親和力が連続的且つ単調に変化す グレーデッド層を有し、グレーデッド層の 面に垂直な方向をz軸とし、グレーデッド層 の両端面のz座標をそれぞれz1、z2(但しz1<z2) 、z座標の値がzである点における電子親和力 n型不純物濃度をそれぞれχ(z)、N D (z)とした時、グレーデッド層の両端面におい て電子親和力χ(z)と電子親和力変化率dχ(z)/dz z方向に連続であり、且つ、グレーデッド層 において、χ(zA)>χ(zB)の場合(但しz1≦zA≦z2 z1≦zB≦z2)、N D (zA)≦N D (zB)であることを特徴とする。

 なお、不純物がp型である場合、z座標の値 zである点のp型不純物濃度をN A (z)とすると、グレーデッド層において、χ(zA) >χ(zB)の場合(但しz1≦zA≦z2、z1≦zB≦z2)、N A (zA)≧N A (zB)である。

 このHBTによれば、スパイク状ポテンシャ 障壁が生じる電子親和力がより小さい側の レーデッド層端面付近において、イオン化 たn型不純物濃度が高くなり、このイオン化 した原子の電荷によってスパイク状ポテンシ ャル障壁が低下する。すなわち、スパイクの 先端に向かうポテンシャルの向きと、イオン 化した原子のポテンシャルの向きは逆向きで ある。また、グレーデッド層の組成変化が直 線的である場合よりも、グレーデッド層の組 成変化、すなわち電子親和力変化が曲線的に 連続している方が、イオン化した原子の電荷 が形成する静電ポテンシャルと電子親和力変 化によって生じるポテンシャルの打ち消し合 いの度合いが大きくなるため、スパイク状ポ テンシャル障壁の低下が大きい。電子親和力 変化が曲線的に連続している場合には、電子 親和力χ(z)及び電子親和力変化率dχ(z)/dzがグ ーデッド層の両端面においてz方向に連続と なる。

 不純物がp型の場合、電荷の符号のみがn とは逆であるため、ポテンシャル変化がn型 場合とは逆となるが、ポテンシャル障壁の 生態様は同様であり、上述のように設定す ことで、上記と同様にポテンシャルの打ち しあいを行い、スパイク状ポテンシャル障 を低下させることができる。

 また、グレーデッド層の両端面における電 親和力をそれぞれχ1、χ2、グレーデッド層 平均誘電率をε、z2-z1をd、χ1-χ2の絶対値を χ、電気素量をqとした場合、不純物がn型で る場合、グレーデッド層内のn型不純物濃度 は、χ1>χ2の場合は、少なくとも(z1+z2)/2≦z z2の領域において4εδχ/(qd) 2 以上であり、グレーデッド層内のn型不純物 度は、χ1<χ2の場合は、少なくともz1≦z≦( z1+z2)/2の領域において4εδχ/(qd) 2 以上であることが好ましい。

 なお、不純物がp型である場合、グレーデッ ド層内のp型不純物濃度は、χ1>χ2の場合は 少なくともz1≦z≦(z1+z2)/2の領域において4ε χ/(qd) 2 以上であり、グレーデッド層内のp型不純物 度は、χ1<χ2の場合は、少なくとも(z1+z2)/2 z≦z2の領域において4εδχ/(qd) 2 以上であることが好ましい。

 この場合には、イオン化したn型不純物( はp型不純物)によるポテンシャルによって、 電子親和力の差によるポテンシャルスパイク を十分に相殺することが可能となる。

 (z1+z2)/2=z3とする。グレーデッド層のz座標の 値がzである点における電子親和力χは、z1≦z ≦z3の場合は、χ=2(z-z1) 2 (χ2-χ1)/(z2-z1) 2 +χ1を満たし、z3≦z≦z2の場合は、χ=-2(z-z2) 2 (χ2-χ1)/(z2-z1) 2 +χ2を満たすことが好ましい。この場合、極 の逆な放物線を連続させた関数となり、厚 方向に沿って滑らかに電子親和力を変化さ 、界面位置において隣接する層の電子親和 及びその変化率を連続させることができる

 また、グレーデッド層及び電子親和力が 定であるバラスト抵抗層を、エミッタ電極 エミッタ層の間に有することが好ましい。 の場合、バラスト抵抗層の抵抗値が高温時 は増加すると共に、グレーデッド層が隣接 間の格子不整合を吸収するので、高温時の 暴走を抑制し、格子不整合に伴う高抵抗化 抑制することができる。

 また、バラスト抵抗層はAl Y Ga 1-Y Asからなり、Al組成比Yは一定値であり、グレ デッド層はAl S Ga 1-S Asからなり、Al組成比Sは、バラスト抵抗層に づく方向に沿って0からYまで連続的且つ単 に変化し、グレーデッド層端面においてSの 化率が0であることが好ましい。この場合に は、グレーデッド層とバラスト抵抗層の組成 比は界面において連続し、ポテンシャルスパ イクの発生が抑制されることになる。

 また、バラスト抵抗層中のAl組成比Yは、0< ;Y≦0.45を満たすことが好ましい。バラスト抵 抗層として、Al Y Ga 1-Y Asを用いる場合、Alの組成比Yが0.45以下の場合 には、γ谷、L谷、X谷の順番に、エネルギー ンドギャップEgが大きくなり、Yが0.45に近づ ほど、各谷のエネルギー準位Eの間隔が狭く なる。すなわち、バラスト抵抗において、Al 組成比Yを0から0.45に近づけることにより、 温時において曲率の小さなX谷、L谷におい 電子を数多く存在させることができ、した って、電子の有効質量を増加させ、熱暴走 有効に抑制することができる。

 また、本発明に係るHBTは、エミッタ層と ミッタ電極の間に、温度上昇に伴ってγ谷 らX谷及びL谷に励起する電子数が増加するバ ラスト抵抗層と、組成の変化するグレーデッ ド層を順次積層した層構造を有するヘテロ接 合バイポーラトランジスタにおいて、グレー デッド層の電子親和力が小さい側の界面近傍 において、これとは逆側の界面近傍よりも、 n型不純物濃度を高くすることが好ましい。

 HBTの基本構造は、コレクタ層、ベース層 エミッタ層を積層することによって形成さ る。ベース層のエネルギーバンドギャップ 、エミッタ層のエネルギーバンドギャップ りも小さく、エミッタ注入効率が高くなる このようなHBTにおいて、バラスト抵抗層は エミッタ層とエミッタ電極との間に介在し いる。バラスト抵抗層は、温度上昇時にお て、抵抗が高くなり、HBTの熱暴走を抑制し いる。グレーデッド層は、隣接する半導体 間の格子不整合を吸収している。ここで、 レーデッド層の電子親和力が小さい側の界 近傍において、n型不純物濃度が高いため、 イオン化したn型不純物のポテンシャルによ て、この界面において発生するポテンシャ スパイクを相殺することができる。したが て、動作時におけるHBTの抵抗値を小さくす ことができる。

 また、バラスト抵抗層はAl Y Ga 1-Y Asからなり、グレーデッド層はAl S Ga 1-S Asからなり、Al組成比Sは、前記バラスト抵抗 に近づく方向に沿って0からYまで連続的且 単調に変化しており、Al組成比Yは、0<Y≦0. 45の関係を満たすことが好ましい。

 なお、エミッタ層はAl X Ga 1-X Asからなり、Al組成比Xは、X<Yを満たすこと 好ましい。

 AlGaAsは、Alの組成比を制御することによ 、エネルギーバンドギャップを容易に制御 ることができる化合物半導体として知られ いる。Al組成比Sが0からYまで連続的に変化す ることで、エネルギーバンドギャップと電子 親和力が変化する。0<Y≦0.45の関係を満た ため、上述のように、バラスト抵抗層の抵 値が高温時には増加する。また、バラスト 抗層が、エミッタ層に対しては抵抗障壁と るように、そのエネルギーバンドギャップ 、エミッタ層よりも大きく設定される。Alの 組成比が大きいほど、エネルギーバンドギャ ップは大きくなる。すなわち、バラスト抵抗 層のAl組成比は、X<Yを満たしている。なお バラスト抵抗層内のAl組成比Yは多少変化し もよい。

 本発明によれば、HBTの室温における抵抗 を低下させることができるため、高周波特 を改善することが可能である。このようなH BTは、工業的に極めて有用である。

図1は、実施の形態に係るHBT1の構造を す図である。 図2は、グレーデッド層1Gとバラスト層1Rとエ ッタ層1Eの電子に対する抵抗を計算するた 、HBT1のベース層1Bを、厚み100nm、不純物濃度 5×10 18 cm -3 のn型GaAs層で置換し、コンタクト層1Tから置 されたベース層1Bまでを抜き出した素子HBT1 におけるエミッタ層近傍の半導体層の構造(a )、各半導体層中のAl組成比の深さ方向依存性 を示すグラフ(b)、各半導体層中のn型不純物 度C ION cm -3 の深さ方向依存性を示すグラフ(c)、γ谷にお る伝導帯の下端のエネルギー準位Ecの深さ 向依存性を示すグラフ(d)である。 図3は、z軸方向に沿ったn型不純物濃度C ION の分布を示すグラフ(a)と、z軸方向に沿った 子濃度C ELECTRON の分布を示すグラフ(b)である。 図4は、グレーデッド層1G内における組 比Sのz軸方向の分布を示すグラフである。 図5は、比較例1に係るHBT(但し、第一実施形態 同様、グレーデッド層1Gとバラスト層1Rとエ ッタ層1Eの電子に対する抵抗を計算するため 、ベース層1Bを厚み100nm、不純物濃度5×10 18 cm -3 のn型GaAsで置換し、コンタクト層1Tから置換 れた1B層までを抜き出した素子)におけるエ ッタ近傍の半導体層の構造(a)、各半導体層 のAl組成比の深さ方向依存性を示すグラフ(b) 、各半導体層中のn型不純物濃度C ION cm -3 の深さ方向依存性を示すグラフ(c)、γ谷にお る伝導帯の下端のエネルギー準位Ecの深さ 向依存性を示すグラフ(d)である。 図6は、変形例2に係るHBT(但し、第一実施形態 同様、グレーデッド層1Gとバラスト層1Rとエ ッタ層1Eの電子に対する抵抗を計算するため 、ベース1Bを厚み100nm、不純物濃度5×10 18 cm -3 のn型GaAsで置換し、コンタクト層1Tから置換 れた1B層までを抜き出した素子)におけるエ ッタ近傍の半導体層の構造(a)、各半導体層 のAl組成比の深さ方向依存性を示すグラフ(b) 、各半導体層中のn型不純物濃度C ION cm -3 の深さ方向依存性を示すグラフ(c)、γ谷にお る伝導帯の下端のエネルギー準位Ecの深さ 向依存性を示すグラフ(d)である。 図7は、第1実施形態、比較例1、変形例2 に係るHBTにおける抵抗値Rの印加電圧VA依存性 を示すグラフである。 図8は、第2実施形態に係るHBT2における ミッタ層近傍の半導体層の構造を示す図で る。 図9は、ベース・エミッタ間電圧Vbeとコ レクタ電流Icの関係を示すグラフである。

符号の説明

1 HBT
1T コンタクト層
1G グレーデッド層
1R バラスト抵抗層
1E エミッタ層
1B ベース層
1C コレクタ層
1C’ サブコレクタ層

 以下、実施の形態に係るHBTについて、図面 参照しながら具体的に説明する。なお、同 要素には同一符号を用いることとし、重複 る説明は省略する。
(第1実施形態)

 図1は、実施の形態に係るHBT1の構造を示 図である。

 HBT1は、サブコレクタ層1C’に接合したコ クタ層1C、コレクタ層1Cに接合したベース層 1B、ベース層1Bに接合したエミッタ層1Eを備え ている。エミッタ層1Eには、バラスト抵抗層1 Rが接合されており、バラスト抵抗層1Rにはグ レーデッド層1Gが接合しており、グレーデッ 層1Gにはコンタクト層1Tが接合している。な お、コンタクト層1T、グレーデッド層1G、バ スト抵抗層1R、エミッタ層1E、ベース層1B、 レクタ層1C及びサブコレクタ層1C’は、それ れ半導体層からなり、本例ではIII-V族系の 合物半導体層からなる。

 このHBT1は、サブコレクタ層1C’に、コレ タ層1C、ベース層1B、エミッタ層1E、温度上 に伴ってX谷及びL谷に励起する電子数が増 するバラスト抵抗層1R、組成の変化するグレ ーデッド層1G及びコンタクト層1Tを順次積層 てなる。

 コンタクト層1Tにはエミッタ電極EEが設け られており、これらは電気的に接触している 。ベース層1Bにはベース電極BEが設けられて り、これらは電気的に接触している。サブ レクタ層1C’にはコレクタ電極CEが設けられ おり、これらも電気的に接触している。

 エミッタ電極EEとベース電極BEとの間には 、電源V1が接続され、ベース電極BEとコレク 電極CEとの間には電源V2が接続されている。 ミッタ/ベース間電圧を与える電源V1の電圧 応じて、HBT1を流れる電流が決定される。半 導体層の厚み方向に平行な方向(主表面に垂 な方向)をz軸方向とし、コンタクト層1Tの露 表面の位置を原点とし、この原点から半導 層内部に向かう方向をz軸の正方向とする。 グレーデッド層1Gのコンタクト層1Tとの界面 位置をz1とし、グレーデッド層1Gのバラスト 抗1Rとの界面の位置をz2とし、グレーデッド 層1G内のz方向中点位置z3=(z1+z2)/2とする。バラ スト抵抗層1Rとエミッタ層1Eとの界面の位置 z4、エミッタ1Eとベース1Bの界面の位置をz5と する(z1<z3<z2<z4<z5)。

 npn型のバイポーラトランジスタの場合、 ンタクト層1T、グレーデッド層1G、バラスト 抵抗層1R、エミッタ層1E、ベース層1B、コレク タ層1C、サブコレクタ層1C’の導電型、材料 厚み及び不純物濃度は以下の通りである。

・コンタクト層1T:
導電型:n型
材料:GaAs
厚みT 1T :100nm
n型不純物濃度C 1T :5×10 18 cm -3

・グレーデッド層1G:
導電型:n型
材料:Al S Ga 1-S As
厚みT 1G :20nm
n型不純物濃度C 1G :5×10 16 cm -3 (z1≦z≦z3)
n型不純物濃度C 1G :1.87×10 18 cm -3 (z3≦z≦z2)

・バラスト抵抗層1R:
導電型:n型
材料:Al Y Ga 1-Y As
厚みT 1R :200nm
n型不純物濃度C 1R :5×10 16 cm -3

・エミッタ層1E:
導電型:n型
材料:Al X Ga 1-X As
厚みT 1E :50nm
n型不純物濃度C 1E :5×10 17 cm -3

・ベース層1B:
導電型:p型
材料:GaAs
厚みT 1B :80nm
p型不純物濃度C 1B :2×10 19 cm -3

・コレクタ層1C:
導電型:n型
材料:GaAs
厚みT 1C :700nm
n型不純物濃度C 1C :2×10 16 cm -3

・サブコレクタ層1C’:
導電型:n型
材料:GaAs
厚みT 1C’ :500nm
n型不純物濃度C 1C’ :5×10 18 cm -3

 本例におけるグレーデッド層1Gに含まれるAl の組成比S、バラスト抵抗層1Rに含まれるAlの 成比Y、エミッタ層1Eに含まれるAlの組成比X 、以下の通りである。
・グレーデッド層中のAl組成比S=0~0.35
・バラスト抵抗層中のAl組成比Y=0.35
・エミッタ層中のAl組成比X=0.3

 なお、HBTとして好適に動作する数値範囲の 例は以下の通りである。また、本発明は実 例に限定されるものではない。
・50nm≦T 1T ≦200nm
・1×10 18 cm -3 ≦C 1T ≦6×10 18 cm -3
・10nm≦T 1G ≦100nm
・1×10 16 cm -3 ≦C 1G ≦3×10 18 cm -3
・100nm≦T 1R ≦300nm
・1×10 16 cm -3 ≦C 1R ≦1×10 18 cm -3
・20nm≦T 1E ≦200nm
・1×10 16 cm -3 ≦C 1E ≦1×10 18 cm -3
・50nm≦T 1B ≦200nm
・1×10 19 cm -3 ≦C 1B ≦5×10 19 cm -3
・200nm≦T 1C ≦1000nm
・5×10 15 cm -3 ≦C 1C ≦5×10 17 cm -3
・50nm≦T 1C’ ≦1000nm
・1×10 18 cm -3 ≦C 1C’ ≦6×10 18 cm -3
・0<Y≦0.45
・0.1≦X≦0.4

 バラスト抵抗層1Rの材料としてAl Y Ga 1-Y Asを採用する場合、好適には層内のAl組成比Y 一定としておく。温度が上昇することによ 、バラスト抵抗層1R内の電子がγ谷から、よ り電子移動度が低いX谷とL谷に励起し、抵抗 大きくなって熱暴走を抑止する効果が得ら るように、Alの組成比Yは、0より大きく0.45 下であることが好ましい。

 以下では、グレーデッド層1Gとバラスト層1R とエミッタ層1Eの電子に対する抵抗を計算す ため、ベース層1Bを厚み100nm、不純物濃度5× 10 18 cm -3 のn型GaAsで置換し、コンタクト層1Tから置換 れた1B層までを抜き出した素子HBT1’のシミ レーションを実施した。

 図2は、上記実施形態に係るHBT1’における ミッタ層近傍の半導体層の構造(a)、各半導 層中のAl組成比の深さ方向依存性を示すグラ フ(b)、各半導体層中の不純物濃度C ION cm -3 の深さ方向依存性を示すグラフ(c)、γ谷にお る伝導帯の下端のエネルギー準位Ecの深さ 向依存性を示すグラフ(d)を示している。な 、図2(d)は、HBT1’にバイアス電圧を与えない 場合のエネルギー準位Ecをシミュレーション 計算した結果を示している。

 図2(b)に示すように、グレーデッド層1G内に いては、Al組成比Sの深さzによる2回微分値(d 2 S/dz 2 )はz1~z3では正であり、z3~z2では負である。ま 、図2(c)に示すように、グレーデッド層1G内 n型不純物濃度C ION は、深さz3~z2においてはバラスト抵抗1R内の 純物濃度よりもよりも高濃度であり、深さz1 ~z3の間においては、深さz3~z2における不純物 度よりも低濃度である。

 実施形態に係るグレーデッド層1Gとバラス 抵抗1Rとの間の界面近傍のエネルギー準位Ec 、スムーズに連続している。これは、当該 面近傍におけるn型不純物濃度C ION を増加させたため、イオン化したドナー(正 電荷を有する)が界面近傍に存在しているた である。すなわち、ドナーのイオンは、こ 界面近傍においてポテンシャルの負方向に 出したスパイク状のポテンシャル障壁φ BARRIER (図5(d)参照)を相殺している。なお、ポテンシ ャルの正負の向きは、エネルギー準位の正負 の向きとは逆である。

 図3は、z軸方向に沿ったn型不純物濃度C ION の分布を示すグラフ(a)と、z軸方向に沿った 子濃度C ELECTRON の分布を示すグラフ(b)を示す。

 深さzが、z3≦z≦z2の範囲においてはイオン したn型不純物濃度C ION =N D + であり、また、深さzが、z1≦z<z3の範囲に いては電子濃度C ELECTRON =N D + であることとする。z3≦z≦z2の範囲において イオン化した不純物の存在により、図5(d)に 示されるエネルギー準位Ecのスパイクは下方 修正され、使用時のHBTの抵抗が低減される

 図4は、上述のグレーデッド層1G内におけ 組成比Sのz軸方向の分布を示すグラフであ 。

 グレーデッド層内の組成比Sは、近似的に以 下の式で表される。
z1≦z≦z3:S=A(z-z1) 2
z3≦z≦z2:S=-A(z-z2) 2 +B
z1=100nm
z2=120nm
z3=110nm
A=0.00175
B=0.35

 組成比Sはzの関数であり、この関数はz-S平 内においてz1≦z≦z3の範囲では下に凸の放物 線を描き、z3≦z≦z2の範囲では上に凸の放物 を描いて単調に増加している。なお、組成 Sはz2≦z≦z4の領域ではS=S 1R を満たしており、本例ではS 1R =0.35に設定されている。

 なお、組成比Sの関数としては、以下のもの も考えられる。
1)S=0.175[1-cos{π(z-z1)/(z2-z1)}]
2)z1≦z≦z3:S=A(z-z1) 2 /(z2-z1)(z3-z1)

 z3≦z≦z2:S=A{1-(z-z2) 2 /(z2-z1)(z2-z3)}

 z1=100nm

 z2=120nm

 100nm<z3<120nm

 A=0.35

 この場合は、n型不純物濃度を、少なくとも z3≦z≦z2の領域において、2εδχ/q 2 (z2-z1)(z2-z3)以上とする。但し、εはグレーデ ド層における平均誘電率、δχはχ1-χ2の絶対 値、χ1、χ2は、z座標の値がz1、z2である点に ける電子親和力、qは電気素量である。

 上述の第1実施形態のHBT1’は、Al組成Sが0か 0.35に放物線形で変化するAlGaAsグレーデッド 層(n型不純物濃度は、Al組成S=0側の10nmは5×10 16 cm -3 、Al組成S=0.35側の10nmは4εδχ/(qd) 2 +5×10 16 =1.87×10 18 cm -3 、全層厚20nm)と、Al組成が0.35であるAlGaAsバラ ト層(n型不純物濃度5×10 16 cm -3 、層厚200nm)と、Al組成が0.3であるAlGaAsエミッ 層(n型不純物濃度5×10 17 cm -3 、層厚50nm)を積層しており、これらの両端を n型不純物濃度5×10 18 cm -3 、層厚100nmのGaAsコンタクト層1T及び置換GaAsベ ース層1Bで挟んでいる。

 図2(d)は、電圧0V時の伝導バンド底形状を半 体デバイスシミュレーションによって計算 た結果を示しており、グレーデッド層1Gと ラスト層1Rの界面付近にスパイク状のポテン シャル障壁は存在しない。
(比較例1)

 図5は、比較例1に係るHBT(但し、第一実施形 同様、グレーデッド層1Gとバラスト層1Rとエ ミッタ層1Eの電子に対する抵抗を計算するた 、ベース層1Bを厚み100nm、不純物濃度5×10 18 cm -3 のn型GaAsで置換し、コンタクト層1Tから置換 れた1B層までを抜き出した素子)におけるエ ッタ近傍の半導体層の構造(a)、各半導体層 のAl組成比の深さ方向依存性を示すグラフ(b) 、各半導体層中のn型不純物濃度C ION cm -3 の深さ方向依存性を示すグラフ(c)、γ谷にお る伝導帯の下端のエネルギー準位Ecの深さ 向依存性を示すグラフ(d)を示している。な 、図5(d)は、HBTにバイアス電圧を与えない場 のエネルギー準位Ecをシミュレーションで 算した結果を示している。

 図5(b)に示すように、グレーデッド層1G内に いては、Al組成比Sは深さzに比例しており、 図5(c)に示すように、グレーデッド層1G内のn 不純物濃度C ION は一定である。グレーデッド層1G内のn型不純 物濃度は5×10 17 cm -3 である。その他の構造は、第1実施形態のHBT 同一である。

 比較例1に係るHBTにおいては、グレーデッド 層1Gとバラスト抵抗1Rの界面において、伝導 下端のエネルギー準位Ecにスパイク状のポテ ンシャル障壁φ BARRIER が生じている。

 このスパイク状のポテンシャル障壁φ BARRIER は、HBTのエミッタ抵抗を増大させ、高周波特 性を悪化させる。

 スパイク状ポテンシャル障壁φ BARRIER が生じる原因は、バラスト抵抗1R(Al組成比Y=0. 35)と、グレーデッド層1G(Al組成比S=k×z+m:k,mは 数)との間の電子親和力χの差である。

 電子親和力χは、真空レベルと伝導帯下 のエネルギー差であり、一般にエネルギー ンドギャップが小さいほど大きくなる。ヘ ロ構造を構成する2つの半導体の真空レベル 同一エネルギーであると仮定し、各半導体 電子親和力とバンドギャップから2つ半導体 のエネルギーバンドギャップの関係が決定さ れる。

 小さな電子親和力χ 1R を有するバラスト抵抗1Rから、大きな電子親 力χ 1G を有するグレーデッド層1Gに電子が流入する とにより、バラスト抵抗1Rにおいて、グレ デッド層1Gに近づくに従って、電子濃度が低 くなる。すなわち、電子擬フェルミレベルと 伝導帯下端のエネルギー準位Ecとのエネルギ 差が大きくなるが、電流が流れていない状 では電子擬フェルミレベルは一定であるた 、グレーデッド層1Gに近づくに従って伝導 下端のエネルギー準位Ecが上昇することにな る(図5(d)参照)。

 比較例1に係るHBTでは、Al組成が0から0.35に 線的に変化するグレーデッド層1G(n型不純物 度5×10 17 cm -3 、層厚20nm)と、Al組成が0.35であるAlGaAsバラス 層1R(n型不純物濃度5×10 16 cm -3 、層厚200nm)と、Al組成が0.3であるAlGaAsエミッ 層(n型不純物濃度5×10 17 cm -3 、層厚50nm)を積層している。これらの層は、n 型不純物濃度5×10 18 cm -3 、層厚100nmのGaAsコンタクト層1T及び置換ベー 層1Bで挟まれている。図5(d)は、電圧0V時の 導バンド底形状を半導体デバイスシミュレ ションによって計算した結果を示している グレーデッド層1Gとバラスト層1Rの界面付近 スパイク状のポテンシャル障壁φ BARRIER が存在する。
(変形例2)

 図6は、変形例2に係るHBT(但し、第一実施形 同様、グレーデッド層1Gとバラスト層1Rとエ ミッタ層1Eの電子に対する抵抗を計算するた 、ベース層1Bを厚み100nm、不純物濃度5×10 18 cm -3 のn型GaAsで置換し、コンタクト層1Tから置換 れた1B層までを抜き出した素子)におけるエ ッタ近傍の半導体層の構造(a)、各半導体層 のAl組成比の深さ方向依存性を示すグラフ(b) 、各半導体層中のn型不純物濃度C ION cm -3 の深さ方向依存性を示すグラフ(c)、γ谷にお る伝導帯の下端のエネルギー準位Ecの深さ 向依存性を示すグラフ(d)を示している。な 、図6(d)は、HBTにバイアス電圧を与えない場 のエネルギー準位Ecをシミュレーションで 算した結果を示している。

 Al組成が0から0.35に直線的に変化するAlGaAsグ レーデッド層1G(n型不純物濃度は、Al組成S=0側 の10nmは5×10 16 cm -3 、Al組成S=0.35側の10nmは4εδχ/(qd) 2 +5×10 16 =1.87×10 18 cm -3 、全層厚20nm)と、Al組成が0.35であるAlGaAsバラ ト層1R(n型不純物濃度5×10 16 cm -3 、層厚200nm)と、Al組成が0.3であるAlGaAsエミッ 層1E(n型不純物濃度5×10 17 cm -3 、層厚50nm)が積層されている。

 これらの層は、n型不純物濃度5×10 18 cm -3 、層厚100nmのGaAsからなるコンタクト層1T及び 換ベース層1Bで挟まれている。

 グレーデッド層とバラスト層の界面付近 スパイク状ポテンシャル障壁は存在しない 、第1実施形態の変調ドープ放物線形グレー デッド層構造の場合よりもポテンシャルの傾 斜が大きい部分が長く、抵抗値は大きい。こ の結果から、変調ドープと放物線形電子親和 力変化の組み合わせが重要であることが分か る。

 図7は、第1実施形態、比較例1、変形例2に係 るHBTにおける抵抗値Rの印加電圧VA依存性を示 すグラフである。印加電圧VAは、コンタクト 1Tのグレーデッド層1Gと逆側の端面1TCを基準 とした1TCと置換ベース層1Bのエミッタ層1Eと 側の端面との間の電圧(0.1~0.5V)である。各層 素子断面積は1cm 2 である。

 第1実施形態に係るHBTのデータE1が示す抵 値Rは、図5及び図6に示す直線的グレーデッ 層構造を有するHBTのデータC1、C2よりも小さ い。また、グレーデッド層1Gの界面近傍に変 ドープを有する第1実施形態のデータE1及び 6に示すHBTのデータC2が示す抵抗値は、比較 1のHBTのデータC1が示す抵抗値よりも小さい

 図2に示した第1実施形態のHBT1においては、 レーデッド層1Gにおけるポテンシャル障壁φ BARRIER の近傍領域、すなわち、電子親和力χが小さ 領域のn型不純物濃度は高く設定されており 、図5に示したスパイク状のポテンシャル障 φ BARRIER の電子に対する高さが低下している。第1実 形態に係るHBT1では、イオン化したn型不純物 の正電荷によって、負電荷を有する電子は安 定化するため、スパイク状のポテンシャル障 壁φ BARRIER の電子に対する高さは小さくなっている(図2( d)参照)。

 また、第1実施形態のHBT1においては、グレ デッド層1G内においてイオン化したn型不純 の正電荷と、電子親和力χ 1R が小さいバラスト抵抗1Rからグレーデッド層1 G内に流れる電子とが形成するポテンシャル 形状は、近似的に放物線形である。バラス 抵抗1Rとグレーデッド層1Gとの界面において ポテンシャルの変化率は連続であるため、 子親和力の変化率も連続である方が、ポテ シャルによる電子親和力変化の打ち消し具 が良くなる。
(第2実施形態)

 図8は、第2実施形態に係るHBT2におけるエ ッタ層近傍の半導体層の構造を示す。

 このHBT2では、n + 型のGaAsコンタクト層(キャップ層)1T(n型不純 濃度5×10 18 cm -3 、層厚100nm)、Al組成比が0から0.35に前記放物 形で変化するグレーデッドAlGaAs層1G(n型不純 濃度は、Al組成比S=0側の10nmは5×10 16 cm -3 、Al組成比S=0.35側の10nmは4εδχ/(qd) 2 +5×10 16 =1.87×10 18 cm -3 、全層厚20nm)、Al組成比が0.35であるAlGaAsバラ ト層1R(n型不純物濃度5×10 16 cm -3 、層厚200nm)、Al組成比が0.3であるAlGaAs第1エミ ッタ層1E(n型不純物濃度5×10 17 cm -3 、層厚50nm)、InGaPからなる第2エミッタ層1E’(n 型不純物濃度5×10 17 cm -3 、層厚40nm、In組成比0.48)、p + 型のGaAsベース層1B(p型不純物濃度2×10 19 cm -3 、層厚80nm)、GaAsコレクタ層1C(n型不純物濃度2 10 16 cm -3 、層厚700nm)、GaAsサブコレクタ層1C’(n型不純 濃度5×10 18 cm -3 、層厚500nm)が積層されている。

 第2実施形態のHBT2では、第2エミッタ層1E’ してInGaPを用いた点が第1実施形態のHBT1と異 り、その他の構造は同一である。エミッタ 積は2.4×20μm 2 である。

 なお、比較のため、以下の比較例3及び比較 例4の構造のHBTについても検討を行った。
(比較例3)

 比較例3のHBTでは、n + 型のGaAsコンタクト層1T(n型不純物濃度5×10 18 cm -3 、層厚100nm)、Al組成比が0から0.35に直線的に 化するAlGaAsグレーデッド層1G(n型不純物濃度5 ×10 17 cm -3 、層厚20nm)、Al組成比が0.35であるAlGaAsバラス 層1R(n型不純物濃度5×10 16 cm -3 、層厚200nm)、Al組成比が0.3であるAlGaAs第1エミ ッタ層1E(n型不純物濃度5×10 17 cm -3 、層厚50nm)、InGaP第2エミッタ層1E’(n型不純物 濃度5×10 17 cm -3 、層厚40nm、In組成比0.48)、p + 型のGaAsベース層1B(p型不純物濃度2×10 19 cm -3 、層厚80nm)、GaAsコレクタ層1C(n型不純物濃度2 10 16 cm -3 、層厚700nm)、GaAsサブコレクタ層1C’(n型不純 濃度5×10 18 cm -3 、層厚500nm)が積層されている。エミッタ面積 は2.4×20μm 2 である。
(比較例4)

 比較例4のHBTでは、n + 型のGaAsコンタクト層1T(n型不純物濃度5×10 18 cm -3 、層厚100nm)、GaAs層(n型不純物濃度5×10 17 cm -3 、層厚20nm)、GaAs層(n型不純物濃度5×10 16 cm -3 、層厚200nm)、GaAs層(n型不純物濃度5×10 17 cm -3 、層厚50nm)、InGaPエミッタ層(n型不純物濃度5× 10 17 cm -3 、層厚40nm、In組成比0.48)、p + 型のGaAsベース層(p型不純物濃度2×10 19 cm -3 、層厚80nm)、GaAsコレクタ層(n型不純物濃度2×1 0 16 cm -3 、層厚700nm)、GaAsサブコレクタ層(n型不純物濃 度5×10 18 cm -3 、層厚500nm)が積層されている。エミッタ面積 は2.4×20μm 2 である。

 第2実施形態、比較例3、比較例4のHBTにお て、コレクタ・エミッタ間電圧5V時のベー ・エミッタ間電圧Vbeとコレクタ電流Icの関係 を、発熱と熱流を考慮した半導体デバイスシ ミュレーションによって計算した。

 図9は、ベース・エミッタ間電圧Vbeとコレ クタ電流Icの関係を示すグラフである。

 第2実施形態(データE2)のHBTでは、バラス 抵抗層により熱暴走は抑制されている。ま 、第2実施形態(データE2)のHBTでは、直線形グ レーデッドバラスト層構造を有する比較例3( ータC3)のHBTよりもコレクタ電流Icは大きく 抵抗が小さいことが分かる。

 比較例3(データC3)のHBTでは、バラスト抵 層により熱暴走は抑制されているが、第2実 形態(データE2)の変調ドープ放物線形グレー デッドバラスト構造と比較して、コレクタ電 流Icは小さく、抵抗が大きいことが分かる。

 比較例4(データC4)のHBTでは、電圧がV START を越えると、AlGaAsバラスト層がないため、熱 暴走が生じている。

 次に、グレーデッド層1Gとバラスト抵抗 1Rの界面近傍のポテンシャルについて、詳細 に説明する。

 深さz=z1における電子親和力をχ1、深さz=z 2における電子親和力をχ2とする(χ1>χ2)。 レーデッド層1Gにおける深さz3~z2の領域を小 子親和力のバラスト抵抗側領域、深さz1~z3 領域を大電子親和力のコンタクト層側領域 する。図3に示したように、バラスト抵抗側 域(z3~z2)におけるn型不純物濃度は、コンタ ト層側領域(z1~z3)におけるn型不純物濃度より も大きく設定されている。

 z=z1の位置のポテンシャルφを基準ポテンシ ル(φ=0)とする。z1≦z≦z3の範囲における静 ポテンシャルφ (z1~z3) 、z3≦z≦z2の範囲における静電ポテンシャル (z3~z2) として、ポアソンの方程式(1)から式(2)、(3)が 導かれる。また、dφ/dzとφが連続であること り、式(3-1)、(3-2)が導かれる。

 但し、各パラメータは以下の通りである。
・φ:静電ポテンシャル
・ρ:電荷密度
・ε:誘電率
・q:電気素量
・N D + :イオン化したn型不純物の濃度(低エネルギー 側に流れた電子の濃度)
・C:定数
・C’:定数
・d:グレーデッド層の厚み

 なお、C’はグレーデッド層両端間のポテ ンシャル差であるから、qC’=δχとすること よって、電子親和力差を打ち消すことがで る。なお、δχ=χ1-χ2である。すなわち、式(3 -3)、式(3-4)が満たされればよい。

 式(3-1)~(3-4)を、式(2)及び(3)に代入すると 式(4)及び式(5)が得られる。また、ポテンシ ルが電子に作用した時に生じるz=z1基準のエ ルギー差δEは、-qφである。

 したがって、深さ範囲z1~z3におけるエネル ー差δE (z1~z3) は式(6)を満たし、深さ範囲z3~z2におけるエネ ギー差δE (z3~z2) は式(7)を満たす。

 一方、深さ範囲z1~z3における電子親和力χ (z1~z3) は式(8)を満たし、深さ範囲z3~z2における電子 和力χ (z3~z2) は式(9)を満たすようにした場合、この電子親 和力変化に起因するz=z1基準の深さ範囲z1~z3に おけるエネルギー差δE’ (z1~z3) は式(10)を満たし、深さ範囲z3~z2におけるエネ ルギー差δE’ (z3~z2) は式(11)を満たす。

 このδE’はδEと打ち消し合う。すなわち δE+δE’=0である。

 したがって、グレーデッド層1Gのコンタク 層側領域(z1≦z≦z3の範囲)内のn型不純物濃度 C 1G(z1~z3) と、グレーデッド層1G内におけるバラスト抵 側領域(z3≦z≦z2の範囲)内のn型不純物濃度C 1G(z3~z2) は、N D ’を適当な定数として、以下の式(12-1)~(12-4) ように設定される。

 グレーデッド層1G内のAl組成比Sを変化させ と、エネルギーバンドギャップ及び電子親 力χが変化する。組成比Sの厚み方向zの関数 放物線とすると、電子親和力χの厚み方向z 関数も放物線となる。電子親和力χの関数 上述の放物線形にすれば、電子親和力差に るグレーデッド層両端間のエネルギー差が 電荷分布によって生じるエネルギー差によ て打ち消されるため、電子親和力差に起因 るスパイク状ポテンシャル障壁φ BARRIER の発生が抑制される。

 また、グレーデッド層1G全体のn型不純物濃 C 1G を4εδχ/(qd) 2 以上にした場合も、高エネルギー側から低エ ネルギー側に電子が流入し、低エネルギー側 においてn型不純物濃度のイオン化率が低下 るため、類似の電荷分布が得られ、スパイ 状ポテンシャル障壁の発生が抑制される。

 エミッタ電極EEとエミッタ1Eの間に挿入した バラスト抵抗1Rに、上述のグレーデッド層1G 構造を適用すれば、スパイク状ポテンシャ 障壁φ BARRIER の発生が抑制され、高周波特性悪化の原因と なるエミッタ抵抗を低減することが可能とな る。

 バラスト抵抗1Rは、必ずしもAlGaAs層であ 必要はなく、InAlGaAs層等であっても良い。バ ラスト抵抗1RがInAlGaAs層の場合には、GaAs層か なるコンタクト層1Tとバラスト抵抗1Rとの間 に介在するグレーデッド層1Gが、上述の放物 形に変化する電子親和力を有しており、電 親和力によるポテンシャル変化を相殺する うなn型不純物濃度分布を有していればよい 。

 以上、説明したように、上述の実施形態に るHBTは、図2に示したように、電子親和力が 連続的且つ単調に変化するグレーデッド層1G 有し、グレーデッド層1Gの端面に垂直な方 をz軸とし、グレーデッド層1Gの両端面のz座 をそれぞれz1、z2(但しz1<z2)、z座標の値がz である点における電子親和力とn型不純物濃 をそれぞれχ(z)、N D (z)とした時、グレーデッド層の両端面におい て電子親和力χ(z)と電子親和力変化率dχ(z)/dz z方向に連続であり、且つ、グレーデッド層 において、χ(zA)>χ(zB)の場合、N D (zA)≦N D (zB)である。

 なお、図2(c)に示すように、z方向の位置ZA 、ZBは、z1≦zA≦z2、z1≦zB≦z2の関係を満たし いる。

 HBT1によれば、スパイク状ポテンシャル障壁 が生じる電子親和力がより小さい側のグレー デッド層端面付近において、イオン化したn 不純物濃度C ION が高くなり(図2(c)参照)、このイオン化した原 子の電荷によってスパイク状ポテンシャル障 壁が低下する。すなわち、スパイクの先端に 向かうポテンシャルの向きと、イオン化した 原子のポテンシャルの向きは逆向きである。 また、グレーデッド層1Gの組成変化が直線的 ある場合よりも、グレーデッド層1Gの組成 化、すなわち電子親和力変化が曲線的に連 している方が、イオン化した原子の電荷が 成する静電ポテンシャルと電子親和力変化 よって生じるポテンシャルの打ち消し合い 度合いが大きくなるため、スパイク状ポテ シャル障壁の低下が大きい。電子親和力変 が曲線的に連続している場合には、電子親 力χ(z)及び電子親和力変化率dχ(z)/dzがグレー デッド層1Gの両端面においてz方向に連続とな る。

 また、グレーデッド層1Gの両端面における 子親和力をそれぞれχ1、χ2、グレーデッド 1Gの平均誘電率をε、z2-z1をd、χ1-χ2の絶対値 をδχ、電気素量をqとした場合、グレーデッ 層内のn型不純物濃度は、χ1>χ2の場合は 少なくとも(z1+z2)/2≦z≦z2の領域において4εδ χ/(qd) 2 以上であり、グレーデッド層内の不純物濃度 は、χ1<χ2の場合は、少なくともz1≦z≦(z1+z 2)/2の領域において4εδχ/(qd) 2 以上であることが好ましい。(式(12-1)~式(12-4) 照)。

 この場合には、イオン化した不純物によ ポテンシャルによって、電子親和力の差に るポテンシャルスパイクを十分に相殺する とが可能となる。

 上述のように、(z1+z2)/2=z3とする。グレー ッド層のz座標の値がzである点における電 親和力χは、式(8)、式(9)を満たすことが好ま しい。この場合、電子親和力は極性の逆な放 物線を連続させた関数となり、厚み方向に沿 って滑らかに電子親和力を変化させ、界面位 置において隣接する層の電子親和力及びその 変化率を連続させることができる。

 また、上記HBT1では、グレーデッド層1G及 電子親和力が一定であるバラスト抵抗層1R 、エミッタ電極EEとエミッタ層1Eの間に有し いる。この場合、バラスト抵抗層1Rの抵抗 が高温時には増加すると共に、グレーデッ 層1Gが隣接層間の格子不整合を吸収するので 、高温時の熱暴走を抑制し、格子不整合に伴 う高抵抗化を抑制することができる。

 また、バラスト抵抗層1RはAl Y Ga 1-Y Asからなり、Al組成比Yは一定値であり、グレ デッド層1GはAl S Ga 1-S Asからなり、Al組成比Sは、バラスト抵抗層に づく方向に沿って0からYまで連続的且つ単 に変化していることが好ましい。この場合 は、グレーデッド層1Gとバラスト抵抗層1Rの 成比は界面において連続し、ポテンシャル パイクの発生が抑制されることになる。

 また、バラスト抵抗層1R中のAl組成比Yは、0& lt;Y≦0.45を満たすことが好ましい。バラスト 抗層1Rとして、Al Y Ga 1-Y Asを用いる場合、Alの組成比Yが0.45以下の場合 には、γ谷、L谷、X谷の順番に、エネルギー ンドギャップEgが大きくなり、Yが0.45に近づ ほど、各谷のエネルギー準位Eの間隔が狭く なる。すなわち、バラスト抵抗において、Al 組成比Yを0から0.45に近づけることにより、 温時において曲率の小さなX谷、L谷におい 電子を数多く存在させることができ、した って、電子の有効質量を増加させ、熱暴走 有効に抑制することができる。

 また、上述のHBT1は、コレクタ層1C上に、 ース層1B、エミッタ層1E、温度上昇に伴って X谷及びL谷に励起する電子数が増加するバラ ト抵抗層1R、組成の変化するグレーデッド 1G及びコンタクト層1Tを順次積層してなるHBT1 において、グレーデッド層1Gの電子親和力が さい側の界面近傍において、これとは逆側 界面近傍よりも、n型不純物濃度を高くして いる。

 HBT1の基本構造は、コレクタ層1C、ベース 1B、エミッタ層1Eを積層することによって形 成される。ベース層1Bのエネルギーバンドギ ップは、エミッタ層1Eのエネルギーバンド ャップよりも小さく、エミッタ注入効率が くなる。バラスト抵抗層1Rは、温度上昇時に おいて、抵抗が高くなり、HBT1の熱暴走を抑 している。グレーデッド層1Gは、コンタクト 層1Tとバラスト抵抗層1Rとの間の格子不整合 吸収している。ここで、グレーデッド層1Gの 電子親和力が小さい側の界面近傍において、 n型不純物濃度が高いため、イオン化した不 物のポテンシャルによって、この界面にお て発生するポテンシャルスパイクを相殺す ことができる。したがって、動作時におけ HBT1の抵抗値を小さくすることができる。

 また、エミッタ層1EはAl X Ga 1-X Asからなり、バラスト抵抗層1RはAl Y Ga 1-Y Asからなり、グレーデッド層1GはAl S Ga 1-S Asからなり、Al組成比Sは、バラスト抵抗層に づく方向に沿って0からYまで連続的且つ単 に変化しており、Al組成比Yは、0<Y≦0.45の 係を満たし、Al組成比Xは、X<Yを満たすこ が好ましい。

 AlGaAsは、Alの組成比を制御することによ 、エネルギーバンドギャップを容易に制御 ることができる化合物半導体として知られ いる。Al組成比Sが0からYまで連続的に変化す ることで、エネルギーバンドギャップと電子 親和力が変化する。0<Y≦0.45の関係を満た ため、上述のように、バラスト抵抗層1Rの抵 抗値が高温時には増加する。また、バラスト 抵抗層1Rが、エミッタ層1Eに対しては抵抗障 となるように、そのエネルギーバンドギャ プは、エミッタ層1Eよりも大きく設定される 。Alの組成比が大きいほど、エネルギーバン ギャップは大きくなる。すなわち、バラス 抵抗層1RのAl組成比Yは、X<Yを満たしてい 。なお、バラスト抵抗層1R内のAl組成比Yは一 定でなくとも多少変化してもよい。

 なお、上記では、エミッタ、ベース、コ クタの導電型が、それぞれn型、p型、n型と るnpn型のバイポーラトランジスタについて 明したが、これは、エミッタ、ベース、コ クタの導電型が、それぞれp型、n型、p型と るpnp型のバイポーラトランジスタとするこ もできる。すなわち、上述の説明において n型不純物をp型不純物に読み替えたものと り、電荷の符号のみが上記とは逆となり、 オン化した不純物として、ドナーの代わり アクセプタが存在し、スパイク状のポテン ャル障壁が逆向きに生じることになるが、 ランジスタの機能は上記と同様である。

 このように、グレーデッド層内の不純物がp 型である場合、z座標の値がzである点のp型不 純物濃度をN A (z)とすると、グレーデッド層において、χ(zA) >χ(zB)の場合(但しz1≦zA≦z2、z1≦zB≦z2)、N A (zA)≧N A (zB)であることが好ましい。不純物がp型の場 、電荷の符号のみがn型とは逆であるため、 ポテンシャル変化がn型の場合とは逆となる 、ポテンシャル障壁の発生態様は同様であ 、上述のように設定することで、上記と同 にポテンシャルの打ち消しあいを行い、ス イク状ポテンシャル障壁を低下させること できる。

 また、グレーデッド層内の不純物がp型であ る場合、グレーデッド層内のp型不純物濃度 、χ1>χ2の場合は、少なくともz1≦z≦(z1+z2) /2の領域において4εδχ/(qd) 2 以上であり、グレーデッド層内のp型不純物 度は、χ1<χ2の場合は、少なくとも(z1+z2)/2 z≦z2の領域において4εδχ/(qd) 2 以上であることが好ましい。この場合には、 イオン化したp型不純物によるポテンシャル よって、電子親和力の差によるポテンシャ スパイクを十分に相殺することが可能とな 。




 
Previous Patent: WIRE HARNESS

Next Patent: MAGNETIC SENSOR CIRCUIT