Eingangsschaltungen integrierter Schaltungen für digitale Si- gnale, die zwei Pegel aufweisen, die in der Nähe von zwei Versorgungspotentialen der Eingangsschaltung liegen, werden häufig mittels eines Inverters realisiert. Derartige Ein- gangssignale (im folgenden"Standard-Digitalsignale"genannt) treten beispielsweise bei der sogenannten TTL-Logik bezie- hungsweise LVTTL-Logik (Low Voltage TTL) auf.

Anderen integrierten Schaltungen werden dagegen Eingangs- signale zugeführt, die zwei Pegel aufweisen, die gegenüber einem Referenzpegel jeweils eine positive beziehungsweise ne- gative Differenz darstellen. Für derartige Eingangssignale (im folgenden"Differenzsignale"genannt) können Differenz- verstärker als Eingangsschaltungen eingesetzt werden, denen als Vergleichswert der Referenzpegel zugeführt wird, während an ihrem Eingang das Eingangssignal anliegt. Derartige Diffe- renzsignale kommen beispielsweise bei der sogenannten SSTL- Logik zum Einsatz. Für die SSTL-Logik sind typische Werte dess Referenzpegels 1,4 V und für den negativen Pegel 1,44 V -0,3 V sowie ftr den positiven Pegel 1,4 V + 0,3 V.

Der Erfindung liegt die Aufgabe zugrunde, eine Eingangsschal- tung anzugeben, die vielseitig einsetzbar ist.

Diese Aufgabe wird mit einer Eingangsschaltung gemäß Patent- anspruch 1 gelöst. Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die erfindungsgemäße Eingangsschaltung weist sowohl einen In- verter als auch einen Differenzverstärker auf, die jeweils eingangsseitig mit dem Eingang und ausgangsseitig mit dem Ausgang der Eingangsschaltung verbunden sind. Die Eingangs- schaltung hat zwei Betriebsarten, wobei in Abhängigkeit eines Aktivierungssignals in der ersten Betriebsart der Differenz- verstärker aktiviert und der Inverter deaktiviert ist und in der zweiten Betriebsart der Differenzverstärker deaktiviert und der Inverter aktiviert ist. In der ersten Betriebsart ist also lediglich der Differenzverstärker wirksam und in der zweiten Betriebsart der Inverter. Somit können in der ersten Betriebsart Differenzsignale (beispielsweise mit SSTL-Pegel) an den Eingang der Eingangsschaltung angelegt werden und in der zweiten Betriebsart Standard-Digitalsignale (beispielsweise mit TTL-Pegel).

Eine Weiterbildung der Erfindung sieht vor, daß ein dem Dif- ferenzverstärker zuführbares Referenzsignal in den beiden Be- triebsarten unterschiedliche Pegel aufweist und das Aktivie- rungssignal vom Referenzsignal abgeleitet ist. Im einfachsten Fall kann dabei beispielsweise das Aktivierungssignal gleich dem Referenzsignal sein. Es ist jedoch auch möglich, daß das Aktivierungssignal invers zum Referenzsignal ist beziehungs- weise zur Erzeugung höherer Pegel des Aktivierungssignals aus dem Referenzsignal durch Verstärkung erzeugt wird. Das Ablei- ten des Aktivierungssignals aus dem Referenzsignal bietet den Vorteil, daß der Eingangsschaltung lediglich eines dieser beiden Signale zugeführt werden muß. Beispielsweise bei der SSTL-Logik ist es oftmals ohnehin vorgesehen, das benötigte Referenzsignal extern, das heißt Off-Chip, zur Verfügung zu stellen, um den Pegel des Referenzsignals in einfacher Weise ändern zu können.

Die Erfindung wird im folgenden anhand der Figuren näher er- läutert. Es zeigen : Figur 1 ein Ausführungsbeispiel der Erfindung,

Figur 2 eine Schaltung zur Erzeugung des Aktivierungs- signals aus dem Referenzsignal und Figur 3 den Verlauf der in Figur 2 dargestellten Signale in Abhängigkeit vom Wechseln zwischen den beiden Be- triebsarten der Eingangsschaltung.

Figur 1 zeigt einen Differenzverstärker D, der zwei p-Kanal- Transistoren Pl, P2 und zwei n-Kanal-Transistoren N1, N2 auf- weist. Das Gate des ersten n-Kanal-Transistors N1 ist der Eingang des Differenzverstärkers, der mit einem Eingang IN der Eingangsschaltung verbunden ist. Das Gate des zweiten n- Kanal-Transistors N2 ist mit einem Referenzsignal VREF, das der Eingangsschaltung von extern zuführbar ist, verbunden.

Zusätzlich ist ein dritter n-Kanal-Transistor N3 vorhanden, an dessen Gate ein Inbetriebnahmesignal beziehungsweise En- able-Signal EN anlegbar ist, welches zur Aktivierung bezie- hungsweise Deaktivierung der gesamten Eingangsschaltung dient. Obwohl das Vorsehen des dritten n-Kanal-Transistors N3 an der beschriebenen Stelle eine einfache und sichere Deakti- vierung und Aktivierung der gesamten Eingangsschaltung ermög- licht, kann dieser bei anderen Ausführungsformen der Erfin- dung entfallen beziehungsweise durch an anderer Stelle vorge- sehene Enable-Schaltungskomponenten ersetzt werden.

Weiterhin weist die in Figur 1 dargestellte Eingangsschaltung einen Inverter I auf in Form eines CMOS-Inverters, der durch einen dritten p-Kanal-Transistor P3 und den ersten n-Kanal- Transistor N1 des Differenzverstärkers D gebildet ist. Die Gates dieser beiden Transistoren P3, N1 sind ebenfalls mit dem Eingang IN der Eingangsschaltung verbunden und bilden den Eingang des Inverters I.

Der Ausgang K1 des Differenzverstärkers D und der Ausgang K2 des Inverters I sind beide mit einem Ausgang OUT der Ein- gangsschaltung verbunden. Differenzverstärker D und Inverter

I sind also bezüglich des Eingangs IN und des Ausgangs OUT der Eingangsschaltung parallel geschaltet. Dem Ausgang OUT ist ein weiterer Inverter INV nachgeschaltet, der einer Ver- stärkung des Signals am Ausgang OUT dient und bei anderen Ausführungsbeispielen der Erfindung auch entfallen kann.

Die Eingangsschaltung in Figur 1 weist weiterhin ein Aktivie- rungssignal AKT auf, mittels dessen in einer ersten Betriebs- art der Eingangsschaltung der Differenzverstärker D aktiviert und der Inverter I deaktivert und in einer zweiten Betriebs- art der Differenzverstärker D deaktiviert und der Inverter I aktivert wird. Um die Aktivierung beziehungsweise Deaktivie- rung des Inverters I zu realisieren, weist dieser zwischen dem zweiten Versorgungspotential VDD und seinem p-Kanal- Transistor P3 einen vierten p-Kanal-Transistor P4 auf, dessen Gate mit dem Aktivierungssignal AKT verbunden ist. Die zur Aktivierung bzw. Deaktivierung des Inverters I inverse Akti- vierung bzw. Deaktivierung des Differenzverstärkers D erfolgt mittels eines fünften p-Kanal-Transistors P5, der mit seinem stromführenden Pfad parallel zu demjenigen des zweiten p- Kanal-Transistors P2 geschaltet ist. Das Gate des fünften p- Kanal-Transistors P5 ist wiederum mit dem Aktivierungssignal AKT verbunden.

Figur 2 zeigt eine Schaltung, mit der das Aktivierungssignal AKT mittels zweier in Reihe geschalteter Inverter INV aus dem Referenzsignal VREF abgeleitet wird. Anstelle von Invertern kann die erforderliche Verstärkung auch auf andere Weise er- zielt werden, z. B. mittels eines Differenzverstärkers.

Figur 3 zeigt den der Schaltung aus Figur 2 zugehörigen Si- gnalverlauf des Referenzsignals VREF und des Aktivierungs- signals AKT. Zwischen den Zeitpunkten to und t1 befindet sich die Eingangsschaltung in der zweiten Betriebsart. Das extern zugeführte Referenzsignal VREF hat Massepotential, da es für die zweite Betriebsart nicht benötigt wird. Folglich weist auch das aus dem Referenzsignal VREF durch Verstärkung gewon-

nene Aktivierungssignal AKT Massepotential auf. Durch das Massepotential des Referenzsignals VREF ist der zweite n- Kanal-Transistor N2 des Differenzverstärkers D gesperrt. Es kann daher in der zweiten Betriebsart kein Strom über diesen fließen, selbst wenn der Enable-Transistor N3 über das En- able-Signal EN leitend geschaltet ist. Da auch das Aktivie- rungssignal AKT in der zweiten Betriebsart Massepotential aufweist, ist der fünfte p-Kanal-Transistor P5 leitend ge- schaltet und überbrückt damit den zweiten p-Kanal-Transistor P2 des Differenzverstärkers D. Daher liegt das zweite Versor- gungspotential VDD in der zweiten Betriebsart auch am Gate des ersten p-Kanal-Transistors P1, wodurch dieser sicher sperrt. Es kann dann kein Strom über den ersten p-Kanal- Transistor P1 vom zweiten Versorgungspotential VDD zum Aus- gang OUT der Eingangsschaltung fließen.

Das Massepotential des Aktivierungssignals AKT in der zweiten Betriebsart bewirkt gleichzeitig zur soeben beschriebenen De- aktivierung des Differenzverstärkers D, daß der vierte p- Kanal-Transistor P4 leitend geschaltet wird. Der aus dem dritten p-Kanal-Transistor P3 und dem ersten n-Kanal-Tran- sistor N1 bestehende Inverter I ist somit aktiviert und zum Empfang von Eingangssignalen mit TTL-Pegel am Eingang IN der Eingangsschaltung bereit, während der Differenzverstärker D deaktiviert ist.

Figur 3 zeigt zwischen den Zeitpunkten t1 und t2 die Pegel des Referenzsignals VREF und des Aktivierungssignals AKT wäh- rend der ersten Betriebsart der Eingangsschaltung. Das extern zugeführte Referenzsignal VREF muß für einen sinnvollen Ver- gleich durch den Differenzverstärker D kleiner als das zweite Versorgungspotential VDD und größer als die Einsatzspannung des zweiten n-Kanal-Transistors N2 sein. Im vorliegenden Fall ist sein High-Pegel etwa halb so grog wie VDD. Durch Verstär- kung gemäß Figur 2 weist das Aktivierungssignal AKT einen High-Pegel der Höhe VDD auf. Folglich ist sowohl der vierte p-Kanal-Transistor P4 gesperrt, wodurch der Inverter I deak-

tiviert ist, als auch der fünfte p-Kanal-Transistor P5, so daß der zweite p-Kanal-Transistor P2 des Differenzverstärkers D in der ersten Betriebsart nicht überbrückt ist. Der Diffe- renzverstärker D ist also in der ersten Betriebsart aktiviert und zum Empfang von Differenzsignalen am Eingangsschaltung IN der Eingangsschaltung bereit.

Nach dem Zeitpunkt t2 in Figur 3 ist der Signalverlauf für einen erneuten Wechsel von der ersten Betriebsart zur zweiten Betriebsart eingezeichnet.

Die Eingangsschaltung in Figur 1 weist den Vorteil auf, daß durch gemeinsame Nutzung des ersten n-Kanal-Transistors N1 durch den Differenzverstärker D (in der ersten Betriebsart) und den Inverter I (in der zweiten Betriebsart) nur wenige Schaltungskomponenten zu ihrer Realisierung benötigt werden.

Für die wechselweise Aktivierung/Deaktivierung des Differenz- verstärkers D und des Inverters I werden nur zwei p-Kanal- Transistoren P4, P5 und das digitale Aktivierungssignal AKT benötigt. Dabei ist gewährleistet, daß in der zweiten Be- triebsart kein statischer Verluststrom fließt, wenn das ent- sprechende Eingangssignal am Eingang IN Pegel aufweist, die jeweils in der Nähe eines der Versorgungspotentiale VDD, Mas- se liegen. Dann ist nämlich ein Öffnen eines der beiden Tran- sistoren P3 ; N1, die den Inverter I bilden, und gleichzeiti- ges vollständiges Sperren des jeweils anderen Transistors N1 ; P3 bei entsprechender Dimensionierung der Transistoren P3, N1 gewährleistet.