以下、本発明の実施形態について図面を参� ��して詳細に説明する。各図面において、同� ��機能を有するものには同じ符号を付して、� ��の重複する機能の説明は省略するもある。
[第1の実施形態]
 図7は、本発明の第1の実施形態の位相比較� �の構成を示したブロック図である。図7にお� ��て、位相比較器は、入力端子10および11と、 出力端子13~17を有する出力部と、1/2分周器21~2 4を有する分周部と、ラッチ31~35を有するラッ チ部とを含む。

 入力端子10は、第一入力手段の一例であ� �。入力端子10には、VCO(電圧制御発振器)の出� ��信号であるVCO信号が入力される。なお、VCO� ��号は、対象信号の一例である。

 入力端子11は、第二入力手段の一例であ� �。入力端子11には、基準信号が入力される。 ここで、VCO信号は、基準信号より高速である 。

 分周部は、入力端子10に入力されたVCO信� �を段階的に1/2に分周し、各段階のVCO信号の� �れぞれを出力する。

 1/2分周器21~24は、相互に直列に接続され� �。1/2分周器21は、入力端子10に入力されたVCO� ��号を1/2に分周する。また、1/2分周器22~24の� �れぞれは、前段の1/2分周器で1/2に分周され� �VCO信号をさらに1/2に分周する。以下、入力� �子10、1/2分周器21~24の出力端のそれぞれを、a 点~e点と呼ぶ。

 この結果、1/2分周器21(b点)から1/2に分周� �れたVCO信号(1/2分周信号)が出力される。1/2分 周器22(c点)から1/4に分周されたVCO信号(1/4分周 信号)が出力される。1/2分周器23(d点)から1/8に 分周されたVCO信号(1/8分周信号)が出力される� ��1/2分周器24(e点)から1/16に分周されたVCO信号( 1/16分周信号)が出力される。以下、1/2分周信� ��~1/6分周信号を分周信号と称することもある 。

 ラッチ部は、入力端子10に入力されたVCO� �号と、1/2分周器21~24のそれぞれから出力され た各分周信号と、を入力端子11に入力された� ��準信号に基づいてラッチする。

 具体的には、ラッチ31~35のそれぞれは、� �の基準信号をクロック信号として用いる。� �ッチ31~35のそれぞれは、そのクロック信号の 立ち上がりエッジのタイミングで、入力端子 10に入力されたVCO信号と、1/2分周器21~24のそ� �ぞれから出力された分周信号とをラッチす� �。また、ラッチ31~35のそれぞれは、自ラッチ によるラッチ結果を出力端子13~17のそれぞれ� ��入力する。

 出力部は、ラッチ部から入力された各VCO� ��号を、基準信号およびVCO信号の位相差を示� ��位相差信号として出力する。

 なお、本実施形態の位相比較器で検出可� ��な位相差の分解能は、VCO信号の1/2周期とな� ��。

 VCO信号の周波数が基準信号の周波数の16� �であると、基準信号の位相と1/16分周信号の� ��相とは、互いに一度一致すれば、その後、� ��に互いに一致する。この場合、位相差の分� ��能はVCO信号の1/2周期であるので、出力端子1 3~17から出力される信号は、全てハイレベル� �1」か、全てローレベル「0」になる。

 また、VCO信号の周波数が基準信号の周波� ��の16倍より大きいと、基準信号の状態変化� �り、1/16分周信号の状態変化の方が早く発生� ��る。この場合、1/16分周信号の状態が変化し てからラッチ動作が行われるまでの時間に、 VCO信号は数周期分の動作を繰り返す。この時 間に応じて、各1/2分周器にラッチされる各信 号の状態が決定される。このときに出力端子 13~17から出力される信号が、基準信号と1/6分� ��信号との位相差を示すことになり、基準信� ��とVCO信号の位相差を示すことになる。

 なお、ラッチ動作とは、ラッチ31~35が基� �信号のエッジのタイミングでVCO信号または� �周信号をラッチすることである。

 また、VCO信号の周波数が基準信号の周波� ��の16倍より小さいと、基準信号の状態変化� �り、1/16分周信号の状態変化の方が遅く発生� ��る。この場合、1/16分周信号の状態が変化す る前に、ラッチ動作が行われる。この1/16分� �信号の状態が変化してからラッチ動作が行� �れるまでの時間に応じて、各1/2分周器にラ� �チされる各信号の状態が決定される。この� �きに出力端子13~17から出力される信号が、基 準信号と1/6分周信号との位相差を示すことに なり、基準信号とVCO信号の位相差を示すこと になる。

 次に、本実施形態の位相比較器の動作に� ��いて図8を用いて説明する。図8において、a~ eは、図7で示した出力端a~eに対応し、その出� ��端a~eを伝送する信号を表わす。具体的には� ��aは、VCO信号を表わし、bは、1/2分周信号を� �わし、cは、1/4分周信号を表わし、dは1/8分周 信号を表わし、eは、1/16分周信号を表わす。� ��た、1/2分周器21~24は、入力信号の立ち上が� �エッジのタイミングで、出力信号の状態が� �化するものとする。さらに、AおよびCは、1/1 6分周信号と周波数の異なる基準信号を表わ� �、BおよびB’は、1/16分周信号と周波数およ� �位相が一致する基準信号を表わす。

 図7で示した位相比較器は、VCO信号の1/2周 期以下の位相差を検出することができないの で、出力端子13~17から出力される信号は、基� ��信号Bのエッジのタイミングでラッチ動作が 行われた場合、全てローレベルになり、基準 信号B’のエッジのタイミングでラッチ動作� �行われた場合、全てハイレベルになる。

 この時、出力端子13~17が、1/16分周信号の� ��ッチ結果を最上位ビットとし、VCO信号のラ� ��チ結果を最下位ビットとした2進数表記で位 相差信号を出力する。

 次に、基準信号Aのエッジのタイミングで ラッチ動作が行われた場合について説明する 。

 この場合、ラッチ動作が行われてから、1 /2分周信号~1/16分周信号の全ての状態が変化� �るまでには、VCO信号の1/2周期弱の時間が必� �となる。したがって、1/16分周信号の位相は� ��基準信号の位相より、VCO信号の1/2周期強分� ��け遅れていることになる。この場合、2進数 表記での位相差信号は、「00001」を示す。

 また、図8で示したタイミングよりVCO信号 の1/2周期分程度早いタイミングでラッチ動作 が行われると、位相差信号は、「00010」を示� ��。以下、VCO信号の1/2周期分程度早いタイミ� ��グでラッチ動作が行われるに従い、位相差� ��号は、「00011」、「00100」、「00101」…を示� ��ことになる。

 次に、基準信号Cのエッジのタイミングで ラッチ動作が行われた場合について説明する 。

 この場合、1/2分周信号~1/16分周信号の全� �の状態が変化してからラッチ動作が行われ� �までには、VCO信号が状態変化を繰り返す。� �た、1/2分周信号の状態も変化している。し� �がって、1/16分周信号の位相は、基準信号の� ��相より、1~1.5周期分進んでいる。この場合� �位相差信号は、「11101」を示す。

 また、図8で示したタイミングより1/2周期 分程度早いタイミングまたは遅いタイミング でラッチ動作が行われると、位相差信号は、 「11110」または「11100」となる。以下、VCO信� �の1/2周期分程度早いタイミングでラッチ動� �が行われるに従い、位相差信号は、出力は� �11011」、「11010」、「11001」…を示すことに� �る。

 次に効果を説明する。

 本実施形態によれば、分周部は、入力端� ��10に入力されたVCO信号を段階的に分周し、� �段階のVCO信号のそれぞれを出力する。ラッ� �部は、入力端子10に入力されたVCO信号と、分 周部から出力された各VCO信号を、入力端子11� ��入力された基準信号に基づいてラッチする� ��出力部は、ラッチ部によるラッチ結果を、� ��準信号およびVCO信号の位相差を示す位相差� ��号として出力する。

 この場合、インバータを用いなくても、� ��相差を検出することが可能になるので、高� ��精度でVCOの制御を行うことが可能になる。

 また、本実施形態では、分周部は、VCO信号� ��段階的に1/2に分周する。この場合、分周部� ��容易に作成することが可能になる。
[第2の実施の形態]
 図9は、本発明の第2の実施形態の位相比較� �を示したブロック図である。図9において、� ��相比較器は、図7で示した構成に加えて、入 力端子12と、D型のフリップフロップ41~45を有� ��る同期部と、をさらに含む。

 図7で示した位相比較器では、入力端子10� ��入力されたVCO信号は、分周器21~24にて段階� �に分周される。また、分周器21~24には、通常 、フリップフロップが用いられる。そして、 分周器21~24で用いられるフリップフロップで� ��、クロック入力からデータ出力までに遅延� ��間が発生する。このため、分周信号は、VCO� ��号に対して遅延する。このとき、分周信号� ��、1/2分周器にて分周される回数が多いほど� ��延時間が大きくなるので、最終段の1/16分周 信号の位相が、VCO信号の位相から最も遅くな る。

 この1/16分周信号の遅延時間が分解能(つ� �り、VCO信号の1/2周期)以下であれば、図7で示 した位相比較器が基準信号とVCO信号との位相 差を検出しても問題がない。しかしながら、 1/16分周信号の遅延時間がVCO信号の1/2周期以� �であると、その位相差に分解能以上の誤差� �生じることになる。本実施形態では、同期� �を用いることで、この誤差を補正している� �

 入力端子12には、常にイネーブル状態の� �ロック信号が入力される。

 同期部は、1/2分周器21~24から出力されたVC O信号のそれぞれと、入力端子10に入力された 基準信号とを互いに同期させる。

 具体的には、同期部のフリップフロップ4 2~45のそれぞれは、1/2分周器21~24のそれぞれか ら出力された各分周信号を、入力端子10に入� ��されたVCO信号に基づいてラッチする。これ� ��より、1/2分周信号~1/16分周信号を、VCO信号� �状態変化のタイミングで同期をとることが� �能になる。よって、1/2分周による遅延時間� �補正できる。

 フリップフロップ41は、入力端子10に入力 されたVCO信号を、入力端子12に入力されたク� ��ック信号に基づいてラッチする。

 また、フリップフロップ41には、常にイ� �ーブル状態のクロック信号が入力されるの� �、VCO信号がフリップフロップ42~45と同じ回路 を通過することになり、VCO信号が、1/2分周信 号~1/16分周信号と互いに同期する。

 ラッチ31~35のそれぞれは、フリップフロ� �プ41~45のそれぞれでラッチされたVCO信号また は分周信号を、入力端子11に入力された基準� ��号に基づいてラッチする。

 以上により、より正確な位相差を検出す� ��ことが可能となる。

 本実施の形態のタイミング図は、図8で示 したタイミング図と同様である。なお、本実 施形態では、図7で示した出力端a~eは、フリ� �プフロップ41~45の出力端に対応する。

 次に効果を説明する。

 本実施形態では、同期部は、入力端子11� �入力されたVCO信号と、分周部から出力され� �分周信号のそれぞれと、を互いに同期させ� �。ラッチ部は、同期部で同期されたVCO信号� �よび各分周信号を基準信号に基づいてラッ� �する。

 この場合、分周信号の遅延を補正するこ� ��が可能になるので、より正確な位相差を検� ��することが可能となる。したがって、より� ��い精度でVCOの制御を行うことが可能になる� ��

 また、本実施形態では、同期部は、フリ� ��プフロップ41~45を含む。フリップフロップ42 ~45は、分周部からされた分周信号のそれぞれ を、入力端子10に入力されたVCO信号に基づい� ��ラッチする。フリップフロップ41は、入力� �子10に入力されたVCO信号を、入力端子11に入� ��された常にイネーブル状態の信号に基づい� ��ラッチする。

 この場合、同期部を容易に作成することが� ��能になる。
[第3の実施の形態]
 図10は、本発明の第3の実施形態の位相比較� ��の構成を示したブロック図である。図10に� �いて、位相比較器は、図9で示した構成に加� ��、入力端子10aと、ラッチ31aと、フリップフ� ��ップ41aとをさらに含む。

 入力端子10aは、異位相入力手段の一例で� ��る。入力端子10aには、VCO信号と位相が90度� �なる90度異位相信号が入力される。90度異位� ��信号は、例えば、4相出力VCOにて生成される 場合もあるし、所望周波数の2倍以上の周波� �でVCO信号を発振させ、その発振された信号� �分周することで生成される場合もある。

 フリップフロップ41aは、入力端子10aに入� ��された90度異位相信号を、入力端子12に入力 されたクロック信号に基づいてラッチする。 これにより、90度異位相信号がフリップフロ� ��プ42~45と同じ回路を通過すすることが可能� �なり、90度異位相信号が、1/2分周信号~1/16分� ��信号と互いに同期する。

 ラッチ31aは、異位相ラッチ手段の一例で� ��る。ラッチ31aは、フリップフロップ41aにラ� ��チされた90度異位相信号を、入力端子11に入 力された基準信号に基づいてラッチする。ラ ッチ31aは、そのラッチ結果を出力端子13aに入 力する。

 出力端子13aは、ラッチ31aから入力された� ��ッチ結果を出力する。なお、出力端子13aは� ��出力部に含まれる。このため、出力端子13a� ��ら出力されるラッチ結果は、位相差信号の� ��部となる。

 位相差を検出する原理は、第2の実施形態 で説明ものと同一であるが、本実施の形態に よれば、VCO信号と90度位相が異なる信号をさ� ��に利用しているので、位相差の分解能がVCO� ��号の周期の1/4まで向上する。

 次に本実施形態の位相比較器の動作につ� ��て図11を用いて説明する。なお、1/2分周器21 ~24は、入力信号の立ち上がりエッジのタイミ ングで、出力信号の状態が変化するものとす る。また、1/2分周器21~24やフリップフロップ4 1a、41~45による信号の遅れは無視している。� �れは、次の第4の実施形態でも同様である。

 図11において、a’、a~eは、図10における� �リップフロップ41a、41~45の出力端a’、a~eに� �応し、その出力端a’、a~eを伝送する信号を� ��わす。具体的には、aは、VCO信号を表わし、 a’は、90度異位相信号を表わす。また、b~eは 、1/2分周信号~1/16分周信号を表わす。

 また、図8と同様に、AおよびCは、1/16分周 信号と周波数の異なる基準信号を表わし、B� �よびB’は、1/16分周信号と周波数および位相 が一致する基準信号を表わす。これは、次に 第4の実施形態でも同様である。

 図10で示した位相比較器は、90度異位相信 号を用いているので、位相差の分解能は向上 しているが、それでも、VCO信号の1/4周期以下 の位相差を検出することができない。このた め、出力端子13a、13~17から出力される位相差� ��号は、基準信号Bのエッジのタイミングでラ ッチ動作が行われた場合、全てローレベルに なり、基準信号B’のエッジのタイミングで� �ッチ動作が行われた場合、90度異位相信号a� �のラッチ結果がローレベルであり、それ以� �では、全てハイレベルになる。この時、出� �端子13~17が、1/16分周信号のラッチ結果を最� �位ビットとし、VCO信号のラッチ結果を最下� �ビットとした2進数表記で位相差信号を出力� ��る。

 次に、基準信号Aのエッジのタイミングで ラッチ動作が行われた場合について説明する 。

 この場合、ラッチ動作が行われてから、1 /2分周信号~1/16分周信号の全ての状態が変化� �るまでには、VCO信号の1/2周期以上3/4周期未� �の時間が必要となる。したがって、1/16分周� ��号の位相は、基準信号の位相より、VCO信号� ��1/2周期以上3/4周期未満だけ遅れていること� ��なる。この場合、2進数表記での位相差信号 は、「000011」となる。ただし、位相差信号の 下位2ビットについては、同一の周波数での� �であるので、両者間で重み付けに差をつけ� �のは適切ではなく、後述するようにサーモ� �ータコードとして扱う必要がある。

 次に、基準信号Cのエッジのタイミングで ラッチ動作が行われた場合について説明する 。

 この場合、1/2分周信号~1/16分周信号の全� �の状態が変化してからラッチ動作が行われ� �までには、VCO信号が状態変化を繰り返す。� �た、1/2分周信号の状態も変化している。ま� �、90度異位相信号のラッチ結果から、1/16分� �信号の位相は、基準信号Cの位相より、VCO信� ��の1周期分以上かつ、VCO信号の1.25周期未満� �け進んでいることがわかる。この場合、2進� ��表記での位相差信号は、「111010」となる。1 /16分周信号および基準信号C間の位相の進み� �たは遅れは、位相差信号の最上位ビットで� �定可能である。また、位相差信号の下位2ビ� ��トについては、基準信号Aの場合と同様にサ ーモメータコードとして扱う必要がある。

 次に効果を説明する。

 本実施形態では、入力端子11は、VCO信号� �同一周波数で、VCO信号と位相の異なる90度異 位相信号が入力される。ラッチ31aは、入力端 子11に入力された異位相信号を、基準信号に� ��づいてラッチする。出力部は、ラッチ部に� ��るラッチ結果と、ラッチ31aによるラッチ結� ��とを位相差信号として出力する。

 この場合、1/2分周器の数を増やさなくても� ��より高い精度でVCOの制御を行うことが可能� ��なる。
[第4の実施の形態]
 図12は、本発明の第4の実施形態の位相比較� ��の構成を示したブロック図である。図12に� �いて、位相比較器は、図10で示した構成に加 え、入力端子10bおよびcと、フリップフロッ� �41bおよびcと、ラッチ31bおよびcとをさらに含 む。

 本実施形態では、入力端子10aには、VCO信� ��と位相が45度異なる45度異位相信号が入力さ れ、入力端子10bには、90度異位相信号が入力� ��れ、入力端子10cには、VCO信号と位相が135度� ��なる135度異位相信号が入力される。以下、4 5度異位相信号、90度異位相信号および135度異 位相信号を異位相信号と総称することもある 。なお、入力端子10a~10cは、異位相入力手段� �一例である異位相入力部となる。

 異位相信号は、8相出力VCOにて生成される 場合もあるし、所望周波数の4倍以上の周波� �でVCO信号を発振させ、その発振された信号� �分周することで生成される場合もある。

 フリップフロップ41aは、入力端子10aに入� ��された45度異位相信号を、入力端子12に入力 されたクロック信号に基づいてラッチする。 フリップフロップ41bは、入力端子10bに入力さ れた90度異位相信号を、入力端子12に入力さ� �たクロック信号に基づいてラッチする。フ� �ップフロップ41cは、入力端子10cに入力され� �135度異位相信号を、入力端子12に入力された クロック信号に基づいてラッチする。

 これにより、異位相信号がフリップフロ� ��プ42~45と同じ回路を通過することが可能に� �り、異位相信号が、1/2分周信号~1/16分周信号 と互いに同期する。

 ラッチ31aは、フリップフロップ41aにラッ� ��された45度異位相信号を、入力端子11に入力 された基準信号に基づいてラッチする。ラッ チ31bは、フリップフロップ41bにラッチされた 90度異位相信号を、入力端子11に入力された� �準信号に基づいてラッチする。ラッチ31cは� �フリップフロップ41cにラッチされた135度異� �相信号を、入力端子11に入力された基準信号 に基づいてラッチする。

 ラッチ31a~31cは、自ラッチによるラッチ結 果のそれぞれを、出力端子13a~13cのそれぞれ� �入力する。

 なお、ラッチ31a~31cは、異位相ラッチ手段 の一例である異位相ラッチ部となる。

 出力端子13a~13cのそれぞれは、ラッチ31a~31 cから入力された各ラッチ結果を出力する。� �お、出力端子13a~13cは、出力部に含まれる。

 位相差を検出する原理は、第2の実施形態 で説明ものと同一であるが、本実施の形態に よれば、VCO信号と45度、90度および135度だけ� �相が異なる複数の信号をさらに利用してい� �ので、位相差の分解能がVCO信号の周期の1/8� �で向上する。

 次に本実施形態の位相比較器の動作につ� ��て図13を用いて説明する。

 図13において、a1~a4、b~eは、図12における� ��リップフロップ41~41c、42~45の出力端a1~a4、b~e に対応し、その出力端a1~a4、b~eを伝送する信� ��を表わす。具合的には、a1は、VCO信号を表� �し、a2~a4は、45度異位相信号~135度異位相信号 を表わし、b~eは、1/2分周信号~1/16分周信号を� ��わす。

 図12で示した位相比較器は、45度異位相信 号~135度異位相信号を用いているので、位相� �の分解能は向上しているが、それでも、VCO� �号の1/8周期以下の位相差を検出することが� �きない。このため、出力端子13a~13c、13~17か� �出力される位相差信号は、基準信号Bのエッ� ��のタイミングでラッチ動作が行われた場合� ��全てローレベルになる。この時、1/16分周信 号のラッチ結果を最上位ビット、VCO信号のラ ッチ結果を最下位ビットと扱うことで、2進� �表記で位相差信号を出力する。

 次に、基準信号Aのエッジのタイミングで ラッチ動作が行われた場合について説明する 。

 この場合、ラッチ動作が行われてから、1 /2分周信号~1/16分周信号の全ての状態が変化� �るまでには、VCO信号の5/8周期以上3/4周期未� �の時間が必要となる。したがって、1/16分周� ��号の位相は、基準信号の位相より、VCO信号� ��5/8周期以上3/4周期未満だけ遅れていること� ��なる。

 このとき、異位相信号のラッチ結果は、� ��ーモメータコードとみなす必要がある。な� ��なら、異位相信号にて検出された時間差(位 相差)は、単に一定時間ずれているだけであ� �ので、時間差に重みつけはできないからで� �る。従って、この位相差信号は、分周部の2� ��数符号「0000」とサーモメータコードの「111 0」と合成になる。

 次に、基準信号Cのエッジのタイミングで ラッチ動作が行われた場合について説明する 。

 この場合、1/2分周信号~1/16分周信号の全て� �状態が変化してからラッチ動作が行われる� �でには、VCO信号が状態変化を繰り返す。ま� �、1/2分周信号の状態も変化している。また� �45度異位相信号、90度異位相信号および135度� ��位相信号のラッチ結果から、1/16分周信号の 位相は、基準信号Cの位相より、VCO信号の1.125 周期以上、かつ、1.25周期未満だけ進んでい� �ことがわかる。この場合、位相差信号は、2� ��数符号「1110」と、サーモメータコード「110 0」の合成となる。なお、位相差信号の最上� �ビットで判定可能である。1/16分周信号およ� ��基準信号C間の位相の進みまたは遅れは、位 相差信号の最上位ビットで判定可能である
 本実施形態では、異位相信号が複数あり、� ��れらの異位相信号の位相が互いに異なって� ��るので、より高い精度でVCOの制御を行うこ� ��が可能になる。
[第5の実施形態]
 図14は、本発明の第5の実施形態のPLLの構成� ��示したブロック図である。図14において、PL Lは、位相比較器1と、デジタルループフィル� ��3aと、VCO4aと、出力端子7とを含む。

 位相比較器1は、第1~4の実施形態で示した 位相比較器のいずれかが用いられる。なお、 位相比較器1の入力端子11には、PLL回路の外部 から基準信号が入力される。

 デジタルループフィルタ3aは、位相比較� �1から出力された位相差信号を平滑化し、そ� ��平滑化した位相差信号をVCO4aに入力する。

 VCO4aは、発振器の一例である。VCO4aは、デ ジタルループフィルタ3aから入力された位相� ��信号により制御される。具体的には、VCO4a� �、その位相差信号に応じた周波数で発振し� �その発振した周波数の信号をVCO信号として� �相比較器1および出力端子7に入力する。この とき、VCO4aは、そのVCO信号を、基準信号とし� ��位相比較器1の入力端子10に入力する。

 なお、VCO4a内のバラクタ群では、位相比� �器1にて検出された位相差を補正するに十分� ��数のバラクタが、互いに並列に接続されて� ��る。

 次に効果を説明する。

 本実施形態のPLLには、第1~4の実施形態で示� ��た位相比較器が用いられているので、高い� ��度でVCOの制御を行うことが可能なPLLを提供� ��ることが可能になる。
[第6の実施形態]
 図15は、本発明の第6の実施形態のPLLの構成� ��示したブロック図である。図15において、PL Lは、図14で示した構成に加え、デジタルルー プフィルタ3bと、分周器5と、σδ変調器6とを� ��む。

 デジタルループフィルタ3bは、位相比較� �1から出力された位相差信号の一部を平滑化� ��る。

 具体的には、デジタルループフィルタ3b� �、位相比較器1から出力された位相差信号の� ��位ビットを平滑化する。また、デジタルル� ��プフィルタ3aは、位相比較器1から出力され� ��位相差信号の上位ビットを平滑化する。こ� ��で、上位ビットは、少なくとも最上位ビッ� ��を含み、下位ビットは、少なくとも最下位� ��ットを含む。なお、最上位ビット未満かつ� ��下位ビットより大きいビットは、上位ビッ� ��として扱われてもよいし、下位ビットとし� ��扱われてもよい。

 デジタルループフィルタ3aは、その平滑� �した位相差信号の上位ビットをVCO4aに入力す る。

 また、デジタルループフィルタ3bは、そ� �平滑化した位相差信号の下位ビットをσδ変� ��器6に入力する。

 分周器5は、VCO4aから出力されたVCO信号を1 /Nに分周し、その分周したVCO信号をσδ変調器 6に入力する。なお、Nは、正の整数である。

 σδ変調器6は、デジタルループフィルタ3b から入力された位相差信号の下位ビットにσ� �変調(シグマデルタ変調)を行い、そのσδ変� �を行った下位ビットであるσδ変調信号をVCO4 aに入力する。また、σδ変調器6は、分周器5� �ら入力されたVCOに基づいて、σδ変調の誤差� ��抑制する。

 VCO4aは、デジタルループフィルタ3aから入 力された上位ビットに応じた周波数で発振す る。このとき、VCO4aは、σδ変調器6から入力� �れたσδ変調信号をVCO4aに応じて、VCO4a内のバ ラクタの容量を変化させて、発振する周波数 を調整する。これにより、図14で示したPLLよ� ��、VCO信号の低ノイズ化を図ることができる� ��

 次に効果を説明する。

 本実施形態では、σδ変調器6は、位相比� �器1から出力された位相比較器の一部にσδ変 調を行う。VCO4aは、σδ変調器6にてσδ変調さ� ��た位相差信号に応じて、VCO信号の周波数を� ��整する。

 この場合、VCO信号の低ノイズ化を図ること� ��できる。
[第7の実施形態]
 図16は本発明の第7の実施形態のPLLの構成を� ��したブロック図である。

 図16において、PLLは、図14で示した構成に 加えて、インターポレータ61および62を有す� �生成器含む。また、PLLは、出力端子7の代わ� ��に、出力端子7a~7dを含む。

 VCO4aは、デジタルループフィルタ3aから入 力された位相差信号に応じた周波数で発振し 、その周波数を有し、互いに90度の位相差を� ��する4つのVCO信号を生成する。VCO4aは、その4 つのVCO信号のそれぞれを、出力端子7a~7dのそ� ��ぞれを出力する。以下、出力端子7b~7dには� �出力端子7aに入力されるVCO信号に対して、位 相が90度、180度および270度シフトしているVCO� ��号が出力されるものとする。

 なお、VCO4aは、出力端子7aに出力するVCO信 号を位相比較器1に入力し、出力端子7bに出力 するVCO信号を位相比較器1に90度異位相信号と して入力する。

 出力端子7a~7dは、VCO4aから入力されたVCO信 号を出力する。

 生成器は、VCO4aから出力された4つのVCO信� ��から、位相比較器1に入力するための、VCO信 号、45度異位相信号および135度異位相信号を� ��成する。

 具体的には、インターポレータ61および62 のそれぞれは、負荷を共通とする2つの差動� �路を含む。一方の差動回路には、出力端子7a および7bのそれぞれに入力されるVCO信号と同� ��VCO信号が入力され、他方の差動回路には、� ��力端子7cおよび7dのそれぞれに入力されるVCO 信号と同じVCO信号が入力される。2つの差動� �路の電流比のそれぞれを、1対1および1対-1の それぞれに設定すれば、45度異位相信号およ� ��90異位相信号を生成することができる。

 インターポレータ61および62は、その生成 した45度異位相信号および90異位相信号を位� �比較器1に入力する。

 次に効果を説明する。

 VCO4aは、位相比較器1から出力された位相� ��信号に応じた、互いに位相差を有する複数� ��VCO信号を生成し、それらのVCO信号を出力す� ��。また、VCO4aは、その複数のVCO信号をいず� �かひとつを位相比較器に1に入力する。生成� ��は、VCO4aから出力された複数のVCO信号に基� �いて、異位相信号を生成し、その異位相信� �を位相比較器1に入力する。

 この場合、異位相信号が位相比較器1に入 力される。より正確な位相差を検出すること ができる。

 また、本実施形態では、生成器は、負荷� ��共通とする2つの差動回路にて形成される。

 この場合、生成器を容易に作成すること� ��可能になる。

 以上、好ましい実施形態について説明し� ��が、本発明はこれら実施形態に限定される� ��のではなく、本発明の要旨を逸脱しない範� ��内において適宜変更が可能である。例えば� ��実施形態では、分周手段に1/2分周器が用い� ��れたが、分周手段に1/3分周器や1/4分周器な� ��が用いられてもよい。また、1/2分周器の数� ��、4であったが、実際には、1以上であれば� �い。また、第3の実施形態および第4の実施形 態は、第2の実施形態に対して新たな要素を� �えたものであったが、第1の実施形態にその� ��素を加えてもよい。つまり、分周信号の同� ��を取るためのフリップフロップを用いない� ��合でも、互いに位相が異なる複数のVCO信号� ��用いられてもよい。

 この出願は、2007年9月14日に出願された日 本出願特願2007-238621号公報を基礎とする優先� ��を主張し、その開示の全てをここに取り込� ��。