Die vorliegende Erfindung betrifft ein Phasendetektionsverfahren und einen Prozessor zum Bestimmen einer Phase eines Empfangssignals basierend auf einer Mehrzahl aufeinanderfolgender Werte eines Empfangssignals.

Die genaue Bestimmung der Phase eines Ausgangssignals am Ausgang eines

Übertragungsmediums bei Anregung am Eingang mit einem Eingangssignal bekannter Frequenz ist für eine Vielzahl von Anwendungen von Bedeutung. Beispielsweise kann die Phaseninformation in Kodierverfahren der Nachrichtentechnik dazu genutzt werden, um Nachrichten in Form von elektrischen, magnetischen oder elektro-magnetischen Signalen über einen Kommunikationskanal zu übertragen. Im Bereich der Materialwissenschaften gibt die Messung der Phase einer akustischen Welle Aufschluss über die

Materialeigenschaften des Übertragungsmediums. In chemischen und physikalischen Analysesystemen werden Phasendetektoren genutzt, um Temperatur, Dichte,

Phasenänderungen chemischer Reaktionen, Objektdimensionen und

Flüssigkeitskonzentration in chemischen und physikalischen Medien zu bestimmen. In medizinischen Diagnostizierverfahren werden Eigenschaften von Geweben durch Messung der Phase von eingekoppelten akustischen und Ultraschall- Signalen ermittelt. Anwendungen hierzu sind die Überwachung der Blutzirkulation im Körper zur Erkennung krankhafter Zustände, insbesondere im Gehirn, und die Mammasonographie.

Fig. 1 zeigt eine schematische Darstellung eines Systems 100 zur Messung von

Phasenbeziehungen akustischer Wellen in einem Gefäß 102. Das System 100 umfasst ein zu messendes Gefäß 102, beispielsweise eine Körperzelle, ein Blutgefäß oder eine Ader mit einer Gefäßlenge L und einen Sender 101 und Empfänger 103 von

Ultraschallwellen. Der Sender 101 koppelt eine Ultraschallwelle 104 einer bekannten Frequenz f ₀ mit Phase φ ₀ an einem Eingang 105 des Gefäßes 102 in das Gefäß 102 ein, wo sie sich ausbreitet und am Ausgang 107 von dem Empfänger 103 empfangen wird. Wie aus Fig. 1 zu sehen ist, weist die Ultraschallwelle 104 in dem Gefäß 102 eine ganzzahlige Anzahl von Schwingungsperioden P auf sowie eine Teilperiode, die als Phasendifferenz φ _ι - φ ₀ dargestellt werden kann. Zwischen der Laufzeit T _p der akustischen Welle 104 und der Phasendifferenz φ _ι - φ ₀ gilt die folgende Beziehung: ² π · / ₀ Τ _ρ = 2πΡ + (φ _ϊ -φ ₀ ) (1 )

Für die Phasengeschwindigkeit V in dem Gefäß 102 gilt einerseits die Beziehung

V = Ä - f ₀ , (2) wobei f ₀ die bekannte Sendefrequenz und λ die Wellenlänge im Gefäß 102 bezeichnet. Andererseits gilt für die Phasengeschwindigkeit V in dem Gefäß 102 die Beziehung

wobei K die Elastizität des Gefäßes und p seine Dichte angibt. Aus der

Phasengeschwindigkeit V lassen sich somit die Eigenschaften des Gefäßes 102 bestimmen. Die Wellenlänge λ lässt sich aus der Anzahl der Perioden P und der Phasendifferenz φ _ι - φ ₀ bestimmen und mittel der bekannten Sendefrequenz f ₀ lässt sich die Phasengeschwindigkeit V ermitteln, mit sich die Materialeigenschaften des Gefäßes 102 charakterisieren lassen.

Üblicherweise wird zum Bestimmen der Phasendifferenz φ _ι - φ ₀ der Empfänger mit dem

Sender synchronisiert und über einen Analog-Digitalwandler das empfangene Signal abgetastet. Der Abtastwert des empfangenen Signals kann mit dem

Synchronisationszeitpunkt in Beziehung gesetzt werden und daraus lässt sich die Phasendifferenz bestimmen.

Allerdings ist die Messgenauigkeit von einer Vielzahl an Systemparametern abhängig, wie beispielsweise der Genauigkeit der Abtastung, der Genauigkeit der Frequenzeinstellung des Sendesignals, Genauigkeit der Einkopplung und Auskopplung des akustischen Signals, Interferenzen des Sendesignals aufgrund Reflektionen an den Gefäßenden und Gefäßseiten, Dopplereffekten etc. Es ist die Aufgabe der vorliegenden Erfindung, ein Konzept für eine einfache und präzise Bestimmung der Phase am Ausgang eines Übertragungsmediums bei Anregung mit einem Sendesignal bekannter Signalcharakteristik zu schaffen.

Diese Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungsformen sind Gegenstand der abhängigen Ansprüche. Die im Folgenden vorgestellten Verfahren, Vorrichtungen und Systeme können von verschiedener Art sein. Die einzelnen beschriebenen Elemente können durch Hardwareoder Softwarekomponenten realisiert sein, beispielsweise elektronische Komponenten, die durch verschiedene Technologien hergestellt werden können und zum Beispiel Halbleiterchips, ASICs, Mikroprozessoren, digitale Signalprozessoren, integrierte elektrische Schaltungen, elektrooptische Schaltungen und/oder passive Bauelemente umfassen.

Gemäß einem ersten Aspekt betrifft die Erfindung ein Phasendetektionsverfahren, mit folgenden Schritten: Empfangen einer Mehrzahl von aufeinanderfolgenden Werten eines Empfangssignals mit bekannter Abtastfrequenz f _s als Reaktion auf ein Sendesignal mit bekannter Sendefrequenz f _w ; Bestimmen von zwei Differenzwerten aus jeweils zwei aufeinanderfolgenden Werten von drei aufeinanderfolgenden Werte des

Empfangssignals; und Bestimmen eines Phasenrealteils und eines Phasenimaginärteils des Empfangssignals basierend auf einer linearen Beziehung zwischen dem

Phasenrealteil, dem Phasenimaginärteil und den zwei Differenzwerten.

Dies hat den Vorteil, dass die Phase am Ausgang eines Übertragungsmediums bei Anregung mit einem Sendesignal bekannter Signalcharakteristik einfach und präzise bestimmt werden kann. Bei bekannter Sendefrequenz und Abtastfrequenz ist die lineare Beziehung zwischen dem Phasenrealteil, dem Phasenimaginärteil und den zwei

Differenzwerten mit geringem Aufwand zu bestimmen und liefert präzise Werte für die Phase des Empfangssignals.

Gemäß einer Ausführungsform des Phasendetektionsverfahrens ist die lineare Beziehung zwischen dem Phasenrealteil, dem Phasenimaginärteil und den zwei Differenzwerten durch ein zweidimensionales lineares Gleichungssystem darstellbar basierend auf den zwei Differenzwerten als Eingangsvariablen und dem Phasenrealteil und dem

Phasenimaginärteil als Ausgangsvariablen. Dies hat den Vorteil, dass das zweidimensionale lineare Gleichungssystem leicht auflösbar ist und die Terme für den Phasenrealteil und den Phasenimaginärteil einfach darstellbar und damit einfach zu bestimmen sind. Die Phase kann somit mit geringem Aufwand exakt bestimmt werden. Gemäß einer Ausführungsform des Phasendetektionsverfahrens wird das lineare

Gleichungssystem durch Gewichtung der Eingangsvariablen mit Fourier-Koeffizienten, die auf einer bekannten Kreisfrequenz Ω basieren, gelöst, wobei die bekannte Kreisfrequenz von der Sendefrequenz und der Abtastfrequenz abhängt. Dies hat den Vorteil, dass bei bekannten Werte der Sendefrequenz f _w und der

Abtastfrequenz f _s das lineare Gleichungssystem sich mittels der Fourier-Koeffizienten einfach auflösen lässt.

Gemäß einer Ausführungsform des Phasendetektionsverfahrens genügt die bekannte Kreisfrequenz der Beziehung Q=2n(f _w /f _s ).

Gemäß einer Ausführungsform umfasst das Phasendetektionsverfahren ein Bestimmen der Fourier-Koeffizienten abhängig von der bekannten Kreisfrequenz Ω=2ττ(ίνΑ) vor dem Bestimmen des Phasenrealteils und des Phasenimaginärteils des Empfangssignals (Y).

Dies hat den Vorteil, dass bei bekannten Werte der Sendefrequenz f _w und der

Abtastfrequenz f _s die Fourier-Koeffizienten bereits im Vorfeld bestimmt werden können und als Parameter abgelegt werden können, so dass das Verfahren sehr effizient durchführbar ist.

Gemäß einer Ausführungsform umfasst das Phasendetektionsverfahren ein Bestimmen eines Bias des Empfangssignals basierend auf einer linearen Beziehung zwischen dem Phasenrealteil, dem Phasenimaginärteil, dem Bias und den drei aufeinanderfolgenden Werten des Empfangssignals.

Dies hat den Vorteil, dass der Bias am Ausgang des Übertragungsmediums bei Anregung mit einem Sendesignal bekannter Signalcharakteristik einfach und präzise bestimmt werden kann. Bei bekannter Sendefrequenz und Abtastfrequenz ist die lineare Beziehung zwischen dem bereits bestimmten Phasenrealteil, dem bereits bestimmten

Phasenimaginärteil, dem Bias und den zwei Differenzwerten mit geringem Aufwand zu bestimmen und liefert präzise Werte für den Bias des Empfangssignals.

Gemäß einem zweiten Aspekt betrifft die Erfindung einen Prozessor zum Bestimmen einer Phase eines als Reaktion auf ein Sendesignal mit bekannter Sendefrequenz f _w empfangenen Empfangssignals mit bekannter Abtastfrequenz f _s , mit: einem ersten, zweiten und dritten Eingangsregister, die ausgelegt sind, jeweils nacheinander drei aufeinanderfolgende Werte aus einer Mehrzahl von aufeinanderfolgenden Werten des Empfangssignals zu speichern; einem ersten und zweiten internen Register, die ausgelegt sind, einen ersten Differenzwert als Differenz des Inhalts des zweiten Eingangsregisters und des Inhalts des ersten Eingangsregisters und einen zweiten Differenzwert als

Differenz des Inhalts des dritten Eingangsregisters und des Inhalts des zweiten

Eingangsregisters zu speichern; einem ersten und zweiten Ausgangsregister, die ausgelegt sind, einen Phasenrealteil und einen Phasenimaginärteil des Empfangssignals bereitzustellen; und einer Recheneinheit, die ausgelegt ist, den Phasenrealteil und den Phasenimaginärteil des Empfangssignals basierend auf einer linearen Beziehung zwischen dem Phasenrealteil, dem Phasenimaginärteil und den zwei Differenzwerten zu bestimmen.

Dies hat den Vorteil, dass der Prozessor die Phase am Ausgang eines

Übertragungsmediums bei Anregung mit einem Sendesignal bekannter

Signalcharakteristik einfach und präzise bestimmen kann. Bei bekannter Sendefrequenz und Abtastfrequenz kann der Prozessor die lineare Beziehung zwischen dem

Phasenrealteil, dem Phasenimaginärteil und den zwei Differenzwerten mit geringem Aufwand bestimmen und somit präzise Werte für die Phase des Empfangssignals liefern. Gemäß einer Ausführungsform umfasst der Prozessor ein drittes Ausgangsregister, das ausgelegt ist, einen Bias des Empfangssignals bereitzustellen, wobei die Recheneinheit ausgelegt ist, den Bias des Empfangssignals basierend auf einer linearen Beziehung zwischen dem Phasenrealteil, dem Phasenimaginärteil, dem Bias und den drei aufeinanderfolgenden Werten des Empfangssignals zu bestimmen.

Dies hat den Vorteil, dass der Prozessor den Bias am Ausgang des

Übertragungsmediums bei Anregung mit einem Sendesignal bekannter

Signalcharakteristik einfach und präzise bestimmen kann. Bei bekannter Sendefrequenz und Abtastfrequenz kann der Prozessor die lineare Beziehung zwischen dem bereits bestimmten Phasenrealteil, dem bereits bestimmten Phasenimaginärteil, dem Bias und den zwei Differenzwerten mit geringem Aufwand bestimmen und präzise Werte für den Bias des Empfangssignals liefern.

Gemäß einer Ausführungsform umfasst der Prozessor ein erstes, zweites, drittes und viertes Koeffizientenregister, die ausgelegt sind, Fourier-Koeffizienten zu speichern, wobei die Fourier-Koeffizienten die lineare Beziehung zwischen dem Phasenrealteil, dem Phasenimaginärteil und den zwei Differenzwerten bestimmen.

Dies hat den Vorteil, dass bei bekannten Werte der Sendefrequenz f _w und der

Abtastfrequenz f _s der Prozessor die lineare Beziehung mittels der Fourier-Koeffizienten einfach bestimmen kann und somit die Phase effizient ermitteln kann.

Gemäß einer Ausführungsform umfasst der Prozessor einen ersten Parameterspeicher, der ausgelegt ist den Kosinus der Hälfte einer bekannten Kreisfrequenz Ω, die von der Sendefrequenz und der Abtastfrequenz abhängt, zu speichern; einen zweiten

Parameterspeicher, der ausgelegt ist den Sinus der Hälfte der bekannten Kreisfrequenz Ω zu speichern; einen dritten Parameterspeicher, der ausgelegt ist den Kosinus der bekannten Kreisfrequenz Ω zu speichern; und einen vierten Parameterspeicher, der ausgelegt ist den Sinus der bekannten Kreisfrequenz Ω zu speichern. Dies hat den Vorteil, dass der Prozessor die für die Bestimmung der linearen Beziehung nötigen Größen bereits im Vorfeld ermitteln kann und diese in den vier

Parameterspeichern ablegen kann oder dass diese Größen bereits von außen ermittelt wurden und bei Start des Prozessors in den vier Parameterspeichern vorliegen. Damit kann die Bestimmung der Phase sehr effizient ausgeführt werden.

Gemäß einer Ausführungsform des Prozessors genügt die bekannte Kreisfrequenz der Beziehung

Gemäß einer Ausführungsform des Prozessors ist die Recheneinheit ausgelegt, den Phasenrealteil und den Phasenimaginärteil des Empfangssignals basierend auf den Inhalten der vier Koeffizientenregister und den Inhalten der vier Parameterspeicher zu bestimmen.

Dies hat den Vorteil, dass die Recheneinheit zur Bestimmung der Phase mit bereits bestimmten und in den entsprechenden Registern vorhandenen Größen arbeiten kann, so dass der Prozessor die Bestimmung der Phase mit geringem Rechenaufwand ausführen kann.

Gemäß einer Ausführungsform umfasst der Prozessor eine Instruktionseinheit, die ausgelegt ist, ansprechend auf ein Reset-Signal das erste Koeffizientenregister mit dem Inhalt des ersten Parameterspeichers und das zweite Koeffizientenregister mit dem Inhalt des zweiten Parameterspeichers zu initialisieren; und ansprechend auf ein Takt-Signal das erste Koeffizientenregister mit dem Inhalt des dritten Koeffizientenregisters und das zweite Koeffizientenregister mit dem Inhalt des vierten Koeffizientenregisters zu erneuern. Dies hat den Vorteil, dass der Prozessor durch das Reset-Signal in einen vordefinierten Anfangszustand versetzt werden kann und in jedem Takt eine Bestimmung der Phase durchführen kann, so dass die Phase sehr präzise und schnell bestimmt werden kann.

Gemäß einer Ausführungsform des Prozessors ist die Instruktionseinheit ausgelegt, ansprechend auf das Takt-Signal das vierte Koeffizientenregister mit dem Wert

C^S + S-^wC zu laden und das dritte Koeffizientenregister mit dem Wert C^wC - S^wS zu laden, wobei wS den Inhalt des vierten Parameterspeichers, wC den Inhalt des dritten Parameterspeichers, C _l den Inhalt des ersten Koeffizientenregister, S ₁ den Inhalt des zweiten Koeffizientenregister angibt und Ω die bekannte Kreisfrequenz Q=2n(f _w /f _s ) bezeichnet.

Dies hat den Vorteil, dass der Prozessor die Phase durch die einfachen Update-Regeln wS + S ₁ wC und wC - S^S , die mittels Multiplikation-Addition Operationen in jedem Takt ausgeführt werden können, schnell bestimmen kann.

Gemäß einer Ausführungsform des Prozessors ist die Recheneinheit ausgelegt, den

, , , AY S ₂ - AY ₂ - S, „, , , AY C ₂ - AY ₂ C

Phasenrealteil als— -— — - und den Phasenimaginarteil als— ¹ — — - zu

AhS - hS - hC AhS - hS - hC bestimmen, wobei hS den Inhalt des zweiten Parameterspeichers, hC den Inhalt des ersten Parameterspeichers, C ₂ den Inhalt des dritten Koeffizientenregisters, S ₂ den Inhalt des vierten Koeffizientenregisters angibt und Ω die bekannte Kreisfrequenz

Ω=2ττ(ίνΑ) bezeichnet.

Dies hat den Vorteil, dass der Prozessor die Phase durch die oben bezeichneten einfachen Gleichungen berechnen kann, welche die Recheneinheit mittels Multiplikation- Addition Operationen und einer Normierung mit Normierungsfaktor schnell bestimmen kann. Gemäß einer Ausführungsform des Prozessors ist die Recheneinheit ausgelegt, den Bias als Y ₂ - (U ^■ (S _l hC + C _l hS) + V ^■ (C _x hC - S _x hS)) zu bestimmen, wobei U den Phasenrealteil,

V den Phasenimaginärteil und Y ₂ den Inhalt des zweiten Eingangsregisters angibt.

Dies hat den Vorteil, dass der Prozessor den Bias durch die oben bezeichnete einfache Gleichung berechnen kann, welche die Recheneinheit mittels Multiplikation-Addition und Speicher-Operationen schnell bestimmen kann.

Gemäß einer Ausführungsform umfasst der Prozessor ein erstes Hilfsregister; ein zweites Hilfsregister; und einen Zähler, der mit jeder Erneuerung der drei Eingangsregister abhängig von dem Taktsignal inkrementiert wird, wobei die Recheneinheit ausgelegt ist, den Phasenrealteil als AY _l S ₂ - AY ₂ S _l und den Phasenimaginärteil als AY _l C ₂ - AY ₂ C _X zu bestimmen, den Phasenrealteil zu dem ersten Hilfsregister hinzuzuaddieren, und den Phasenimaginärteil zu dem zweiten Hilfsregister hinzuzuaddieren, wobei die

Instruktionseinheit ausgelegt ist, ansprechend auf ein Interrupt-Signal die Werte der beiden Hilfsregister geteilt durch den Wert 2 - wS - hS = 4hS - hS - hC und geteilt durch einen Wert des Zählers auszugeben, wobei AY ₁ den Inhalt des ersten internen Registers, AY ₂ den Inhalt des zweiten internen Registers, C ₂ den Inhalt des dritten

Koeffizientenregisters, S ₂ den Inhalt des vierten Koeffizientenregister, hS den Inhalt des zweiten Parameterspeichers und hC den Inhalt des ersten Parameterspeichers angibt, und Ω die bekannte Kreisfrequenz Q=2n(f _w /f _s ) bezeichnet.

Dies hat den Vorteil, dass der Prozessor die Hilfsregister dazu nutzen kann,

Zwischenergebnisse zu speichern, so dass er mittels Zugriff auf die Zwischenergebnisse und gesteuert durch das Interrupt-Signal die Phase sehr effizient berechnen kann.

Die Bestimmung der Phase und des Bias nach den hier beschriebenen Aspekten und Ausführungsbeispielen sind für eine Vielzahl von Anwendungen von Bedeutung.

Beispielsweise kann die so bestimmte Phase bzw. der so bestimmte Bias in

Kodierverfahren der Nachrichtentechnik dazu genutzt werden, um Nachrichten in Form von elektrischen, magnetischen oder elektro-magnetischen Signalen über einen

Kommunikationskanal zu übertragen. Im Bereich der Materialwissenschaften kann die so bestimmte Phase bzw. der so bestimmte Bias in Bezug auf eine akustische Welle

Aufschluss über die Materialeigenschaften des Übertragungsmediums geben. In chemischen und physikalischen Analysesystemen kann die so bestimmte Phase bzw. der so bestimmte Bias dazu genutzt werden, um Temperatur, Dichte, Phasenänderungen chemischer Reaktionen, Objektdimensionen und Flüssigkeitskonzentration in chemischen und physikalischen Medien zu bestimmen. In medizinischen Diagnostizierverfahren kann bei eingekoppelten akustischen und Ultraschall- Signalen die nach den hier beschriebenen Aspekten und

Ausführungsbeispielen bestimmte Phase bzw. Bias dazu genutzt werden, um

Eigenschaften von Geweben zu ermitteln. Ausführungsbeispiele der Erfindung finden Anwendung beispielsweise bei der Überwachung der Blutzirkulation im Körper zur Erkennung krankhafter Zustände, insbesondere im Gehirn, und in der

Mammasonographie. Die Phaseninformation kann hier Aufschluss geben sowohl über einen gesunden Zustand als auch einen kranken Zustand des Gewebes. Beispielsweise können mittels Messungen der Phase nach den hier vorgestellten Verfahren bzw. mit den hier vorgestellten Prozessoren an gesunden Patienten Informationen über einen gesunden Zustand des Gewebes gewonnen werden, die als eine Art Referenzwert dienen können. Bei Messungen an Patienten, bei denen die Phaseninformation gegenüber dem ermittelten Referenzwert abweicht, kann auf einen krankhaften Zustand des Patienten geschlossen werden. Weitere Ausführungsbeispiele werden Bezug nehmend auf die beiliegenden Zeichnungen erläutert. Es zeigen:

Fig. 1 eine schematische Darstellung eines Systems 100 zur Messung von

Phasenbeziehungen akustischer Wellen in einem Gefäß 102;

Fig. 2 eine schematische Darstellung eines Phasendetektionsverfahrens 200 gemäß einer Ausführungsform;

Fig. 3 eine schematische Darstellung eines Prozessors 300 zum Bestimmen einer Phase eines Empfangssignals gemäß einer ersten Ausführungsform; und

Fig. 4 eine schematische Darstellung eines Prozessors 400 zum Bestimmen einer

Phase eines Empfangssignals gemäß einer zweiten Ausführungsform. In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es versteht sich, dass auch andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Konzept der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen. Ferner versteht es sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist. Die Aspekte und Ausführungsformen werden unter Bezugnahme auf die Zeichnungen beschrieben, wobei gleiche Bezugszeichen sich im Allgemeinen auf gleiche Elemente beziehen. In der folgenden Beschreibung werden zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis von einem oder mehreren Aspekten der Erfindung zu vermitteln. Für einen Fachmann kann es jedoch offensichtlich sein, dass ein oder mehrere Aspekte oder Ausführungsformen mit einem geringeren Grad der spezifischen Details ausgeführt werden können. In anderen Fällen werden bekannte Strukturen und Elemente in schematischer Form dargestellt, um das Beschreiben von einem oder mehreren Aspekten oder Ausführungsformen zu erleichtern. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Konzept der vorliegenden Erfindung abzuweichen.

Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin sollen in dem Ausmaß, in dem die Ausdrücke„enthalten",„haben",„mit" oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den

Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen" einschließend sein. Die Ausdrücke„gekoppelt" und„verbunden" können zusammen mit Ableitungen davon verwendet worden sein. Es versteht sich, dass derartige Ausdrücke dazu verwendet werden, um anzugeben, dass zwei Elemente unabhängig davon miteinander kooperieren oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder nicht in direktem Kontakt miteinander stehen. Außerdem ist der Ausdruck„beispielhaft" lediglich als ein Beispiel aufzufassen anstatt der Bezeichnung für das Beste oder Optimale. Die folgende Beschreibung ist deshalb nicht in einem einschränkenden Sinne zu verstehen.

Fig. 2 zeigt eine schematische Darstellung eines Phasendetektionsverfahrens 200 gemäß einer Ausführungsform. Das Verfahren 200 umfasst ein Empfangen 201 einer Mehrzahl von aufeinanderfolgenden Werten eines Empfangssignals Y mit bekannter Abtastfrequenz f _s als Reaktion auf ein Sendesignal mit bekannter Sendefrequenz f _w . Das Verfahren 200 umfasst ein Bestimmen 202 von zwei Differenzwerten ΔΥ1 , ΔΥ2 aus jeweils zwei aufeinanderfolgenden Werten von drei aufeinanderfolgenden Werte Y1 , Y2, Y3 des Empfangssignals Y. Das Verfahren 200 umfasst ein Bestimmen 203 eines

Phasenrealteils U und eines Phasenimaginärteils V des Empfangssignals Y basierend auf einer linearen Beziehung zwischen dem Phasenrealteil U, dem Phasenimaginärteil V und den zwei Differenzwerten ΔΥ1 , ΔΥ2. Die lineare Beziehung zwischen dem Phasenrealteil U, dem Phasenimaginärteil V und den zwei Differenzwerten ΔΥ1 , ΔΥ2 kann durch ein zweidimensionales lineares

Gleichungssystem dargestellt werden basierend auf den zwei Differenzwerten ΔΥ1 , ΔΥ2 als Eingangsvariablen und dem Phasenrealteil U und dem Phasenimaginärteil V als Ausgangsvariablen.

Das lineare Gleichungssystem kann durch Gewichtung der Eingangsvariablen mit Fourier- Koeffizienten, die auf einer bekannten Kreisfrequenz Ω basieren, gelöst werden, wobei die bekannte Kreisfrequenz Ω von der Sendefrequenz und der Abtastfrequenz abhängt. Die bekannte Kreisfrequenz Ω kann der Beziehung Ω=2ττ(ίνΑ) genügen.

Die Fourier-Koeffizienten können abhängig von der bekannten Kreisfrequenz Ω vor dem Bestimmen des Phasenrealteils U und des Phasenimaginärteils (V) des Empfangssignals (Y) ermittelt werden.

Ein Bias ß des Empfangssignals Y kann basierend auf einer linearen Beziehung zwischen dem Phasenrealteil U, dem Phasenimaginärteil V, dem Bias ß und den drei aufeinanderfolgenden Werten Y1 , Y2, Y3 des Empfangssignals Y bestimmt werden. Die folgende Darstellung beschreibt die theoretischen Grundlagen des Verfahrens 200. Gegeben seien drei Werte Y ₀ ,Y _X ,Y ₂ einer Funktion

Υ(τ) = β + Α 2π-/ _κ τ + φ) (4) mit den unbekannten Parametern A , ß und φ und der bekannten Sendefrequenz f _w Die drei Werte Y ₀ ,Y _l ,Y ₂ sind in drei äquidistanten Zeitpunkten

τ _χ , τ ₂ und τ ₃ (5) gemessen worden, so dass gilt:

Ατ = τ ₂ -τ _ι =τ ₃ -τ ₂ <—^— . (6)

Diese Bedingung (6) gewährleistet (im Falle absoluter Messgenauigkeit) ein exaktes Rekonstruieren der Werte

U = Acos(^) und (7a)

V = Asin(#>) (7b) und damit auch der Werte

φ = (arcsin( A)mod27r), (8b) Die Werte t/ und V lösen das folgende lineare Gleichungssystem:

Y _l =U-S ₁ +V-C _l +ß

Y ₂ =U -S ₂ +V -C ₂ +ß , (9) Y ₃ =U -S ₃ +V -C ₃ +ß

wobei gilt:

S _j =sin(2*- ^■ /„,·*-.), je {1,2,3} (10a) C, =cos(2*- ^■ /„ ^■ *,), je {1,2,3} (10b) Nach einigen einfachen Umformungen kann das Gleichungssystem (9) wie folgt dargestellt werden:

Y ₂ -Y _x = U ^■ (S ₂ -S _l ) + V ^■ (C ₂ -C _l ) = 2sm(—)(U -C, -V-S,)

(11) Y -Y ₂ = U -(S ₃ -S ₂ ) + V -(C ₃ -C ₂ ) = 2sin(—)(U -C ₂ -V-S ₂ ) wobei gilt:

Ω = 2π-/ _κ Ατ (12) und S _j =s (n-U + ^)), je {1,2} (13a)

Mit der Bezeichnung

AY _j =Y _j+l -Y _j , je {1,2} (14) ergibt sich als Lösung für das System (11):

- . _(15a)

2 sin(— ) sin( Ω) AY C -AY C

v = ^{ΆΪ1 ΆΪ2} ^ , (15b)

2 sin(— ) sin( Ω)

Eine weitere Reduktion von Variablen lässt sich durch folgende Ersetzung erzielen:

S ₂ =C _l s D. + S _l cosD., (16a) C ₂ =C _l cos£l-S _l s £l, (16b) und

Ω Ω

sin Ω = 2sin(— )cos(— ) . (17a)

2 2

Ω Ω

Die Konstanten ^s ^ ^{~ un} d ^cos (— ) können dabei als vorgegebene Parameter behandelt werden.

Der Wert für ß kann dabei aus jeder der folgenden Gleichungen ermittelt werden:

ß = Y _] -{U-S _] +V-C _] ) =

Ω Ω - Ω Ω , (18)

Y _j - [U · (5._ _x cos(-) + C sin( -)) + V- (C,_ _x cos(-) - 5._ _x sin( -)) je {2,3}

Das Empfangen 201 einer Mehrzahl von aufeinanderfolgenden Werten eines

Empfangssignals Y mit bekannter Abtastfrequenz f _s als Reaktion auf ein Sendesignal mit bekannter Sendefrequenz f _w lässt sich mit den Gleichungen (4) bis (6) beschreiben. Das Bestimmen 202 von zwei Differenzwerten ΔΥ1 , ΔΥ2 aus jeweils zwei aufeinanderfolgenden Werten von drei aufeinanderfolgenden Werte Y1 , Y2, Y3 des Empfangssignals Y lässt sich durch das Gleichungssystem (1 1 ) beschreiben.

Das Bestimmen 203 eines Phasenrealteils U und eines Phasenimaginärteils V des Empfangssignals Y basierend auf einer linearen Beziehung zwischen dem Phasenrealteil U, dem Phasenimaginärteil V und den zwei Differenzwerten ΔΥ1 , ΔΥ2 lässt sich durch Gleichungen (15a) und (15b) beschreiben.

Fig. 3 zeigt eine schematische Darstellung eines Prozessors 300 zum Bestimmen einer Phase eines Empfangssignals gemäß einer ersten Ausführungsform.

Der Prozessor 300 umfasst ein erstes Eingangsregister 301 , ein zweites Eingangsregister 302, ein drittes Eingangsregister 303, ein erstes internes Register 341 , ein zweites internes Register 342, ein erstes Ausgangsregister 361 , ein zweites Ausgangsregister 362, ein drittes Ausgangsregister 363, ein erstes Koeffizientenregister 321 , ein zweites Koeffizientenregister 31 1 , ein drittes Koeffizientenregister 322, ein viertes

Koeffizientenregister 312, einen ersten Parameterspeicher 352 bzw. Parameterregister, einen zweiten Parameterspeicher 351 bzw. Parameterregister, einen dritten

Parameterspeicher 354 bzw. Parameterregister, einen vierten Parameterspeicher 353 bzw. Parameterregister, eine Recheneinheit 305 und eine Instruktionseinheit 307. Der Prozessor 300 umfasst ferner einen Eingang für ein Taktsignal CLK 370 und einen Eingang für ein Reset-Signal RST 371 . Der Prozessor 300 ist eingangsseitig mit einem Eingangsdatenbus 304 und ausgangsseitig mit einem Ausgangsdatenbus 364 gekoppelt. Die Kopplung der Eingänge und Ausgänge kann jedoch auch anderweitig realisiert sein. Die drei Eingangsregister 301 , 302, 303 können als FIFO Speicher realisiert sein und in jedem Takt je einen neuen Wert des Empfangssignals Y aufnehmen und zugleich den ältesten aufgenommenen Wert löschen.

Der Prozessor 300 eignet sich zum Bestimmen einer Phase eines als Reaktion auf ein Sendesignal mit bekannter Sendefrequenz f _w empfangenen Empfangssignals Y mit bekannter Abtastfrequenz f _s .

Die ersten 301 , zweiten 302 und dritten 303 Eingangsregister dienen dazu, jeweils nacheinander drei aufeinanderfolgende Werte Y1 , Y2, Y3 aus einer Mehrzahl von aufeinanderfolgenden Werten des Empfangssignals Y zu speichern, beispielsweise bei einer Mehrzahl von vier aufeinanderfolgenden Werten des Eingangssignals Y1 , Y2, Y3, Y4 in einem ersten Takt die Werte Y1 , Y2 und Y3 geladen werden, in einem zweiten Takt die Werte Y2, Y3 und Y4 geladen werden, wobei dann Y1 durch Y2 ersetzt wird, Y2 durch Y3 ersetzt wird und Y3 durch Y4 ersetzt wird, etc. Das erste interne Register 341 dient dazu, einen ersten Differenzwert ΔΥ1 als Differenz des Inhalts Y2 des zweiten Eingangsregisters 302 und des Inhalts Y1 des ersten

Eingangsregisters 301 zu speichern. Das zweite interne Register 342 dient dazu, einen zweiten Differenzwert ΔΥ2 als Differenz des Inhalts Y3 des dritten Eingangsregisters 303 und des Inhalts Y2 des zweiten Eingangsregisters 302 zu speichern.

Das erste Ausgangsregister 361 dient dazu, einen Phasenrealteil U des Empfangssignals

Y bereitzustellen. Das zweite Ausgangsregister 362 dient dazu, einen Phasenimaginärteil

V des Empfangssignals Y bereitzustellen. Die Recheneinheit 305 dient dazu, den Phasenrealteil U und den Phasenimaginärteil V des Empfangssignals Y basierend auf einer linearen Beziehung zwischen dem

Phasenrealteil U, dem Phasenimaginärteil V und den zwei Differenzwerten ΔΥ1 , ΔΥ2 zu bestimmen, beispielsweise entsprechend dem in Fig. 2 beschriebenen Verfahren 200 oder entsprechend der weiter unten angegebenen Weise.

Die Recheneinheit 31 1 , die hier nur als gestrichelter Kasten angedeutet ist, kann arithmetisch-logische Einheiten zum Ausführen arithmetischer Operationen aufweisen. Sie kann Addierer, Multiplizierer und weitere Einheiten zum Ausführen von

Rechenoperationen aufweisen.

Das dritte Ausgangsregister 363 dient dazu, einen Bias ß des Empfangssignals Y bereitzustellen.

Die Recheneinheit 305 ist ferner ausgelegt, den Bias ß des Empfangssignals Y basierend auf einer linearen Beziehung zwischen dem Phasenrealteil U, dem

Phasenimaginärteil V, dem Bias ß und den drei aufeinanderfolgenden Werten Y1 , Y2, Y3 des Empfangssignals Y zu bestimmen. Die vier Koeffizientenregister 321 , 31 1 , 322, 312 dienen dazu, Fourier-Koeffizienten zu speichern, wobei die Fourier-Koeffizienten die lineare Beziehung zwischen dem

Phasenrealteil U, dem Phasenimaginärteil V und den zwei Differenzwerten ΔΥ1 , ΔΥ2 bestimmen. Der erste Parameterspeicher 352 dient dazu, den Kosinus hC der Hälfte der bekannten Kreisfrequenz Q=2TT(f _w /f _s ) zu speichern. Der zweite Parameterspeicher 351 dient dazu, den Sinus hS der Hälfte der bekannten Kreisfrequenz Ω zu speichern. Der dritte

Parameterspeicher 354 dient dazu, den Kosinus wC der bekannten Kreisfrequenz Ω zu speichern. Der vierte Parameterspeicher 353 dient dazu, den Sinus wS der bekannten Kreisfrequenz Ω zu speichern.

Die Recheneinheit 305 dient ferner dazu, den Phasenrealteil U und den

Phasenimaginärteil V des Empfangssignals Y basierend auf den Inhalten C1 , S1 , C2, S2 der vier Koeffizientenregister 321 , 31 1 , 322, 312 und den Inhalten hC, hS, wC, wS der vier Parameterspeicher 352, 351 , 354, 353 zu bestimmen.

Die Instruktionseinheit 307 ist ausgelegt, ansprechend auf ein Reset-Signal 371 das erste Koeffizientenregister 321 mit dem Inhalt hC des ersten Parameterspeichers 352 und das zweite Koeffizientenregister 31 1 mit dem Inhalt hS des zweiten Parameterspeichers 351 zu initialisieren. Die Instruktionseinheit 307 dient dazu, ansprechend auf ein Takt-Signal 370 das erste Koeffizientenregister 321 mit dem Inhalt C2 des dritten

Koeffizientenregisters 322 und das zweite Koeffizientenregister 31 1 mit dem Inhalt S2 des vierten Koeffizientenregisters 312 zu erneuern. Die Instruktionseinheit 307 ist ferner ausgelegt, ansprechend auf das Takt-Signal 370 das vierte Koeffizientenregister 312 mit dem Wert C^S + S^C zu laden und das dritte

Koeffizientenregister 322 mit dem Wert C wC- S wS zu laden, wobei wS den Inhalt des vierten Parameterspeichers 353, wC den Inhalt des dritten Parameterspeichers 354, C _l den Inhalt des ersten Koeffizientenregister 321 , 5\ den Inhalt des zweiten

Koeffizientenregister 31 1 angibt und Ω die bekannte Kreisfrequenz Ω=2ττ(ίνΑ) bezeichnet. Die Recheneinheit 305 ist ausgelegt, den Phasenrealteil U als— ¹ — - -— ^L und den

AhS - hS - hC

AY C - AY C

Phasenimaginärteil V als— ¹ — — ¹ zu bestimmen, wobei hS den Inhalt des

AhS - hS - hC

zweiten Parameterspeichers 351 , hC den Inhalt des ersten Parameterspeichers 352, C ₂ den Inhalt des dritten Koeffizientenregisters 322, S ₂ den Inhalt des vierten

Koeffizientenregister 312 angibt und Ω die bekannte Kreisfrequenz Ω=2ττ(ίνΑ)

bezeichnet.

Die Recheneinheit 305 ist ferner ausgelegt, den Bias ß als

Y ₂ - (U - (SfiC + hS) + V ^■ ( hC - SfiS)) zu bestimmen, wobei U den Phasenrealteil, V den Phasenimaginärteil und Y ₂ den Inhalt des zweiten Eingangsregisters 302 angibt. Der Bias kann aber auch nach einer anderen Formel entsprechend Gleichung (18) bestimmt werden.

Der Prozessor 300 kann in Hardware oder in Software realisiert sein. Der Prozessor 300 kann eine Operationseinheit auf einem Chip bilden oder als Chip realisiert sein. Der Prozessor 300 kann ein digitaler Signalprozessor oder ein MikroController sein. Der Prozessor 300 kann als FPGA, als integrierte Schaltung, als ASIC oder als Teil dieser Bauelemente realisiert sein. Der Prozessor 300 kann in einem Empfänger oder als Teil einer Empfängerschaltung realisiert sein, beispielsweise einem Empfänger 103 wie in Figur 1 dargestellt.

Die Funktionsweise des Prozessors 300 kann wie folgt beschrieben werden.

Nach Einschalten des Prozessors 300 bzw. nach Empfang des Reset-Signals RST 322 werden drei aufeinanderfolgende Werte Y ₀ , Υι , Y3 des Eingangssignals Y von dem Eingangsdatenbus 304 in die drei Eingangsregister 301 , 302, 303 geladen.

Das dritte Koeffizientenregister 322 und das vierte Koeffizientenregister 312 werden gelöscht. Das erste Koeffizientenregister 321 wird mit dem folgenden Wert initialisiert:

und das zweite Koeffizientenregister 31 1 wird mit dem folgenden Wert initialisiert: Ä5 = sin( y) . (19b)

In jedem Takt des Taktsignals 370 wird das dritte Koeffizientenregister 322 wird mit dem folgenden Wert geladen:

C.wC - S.wS (20a) und das vierte Koeffizientenregister 312 wird mit dem folgenden Wert geladen:

C.wS + S.wC , (20b) wobei gilt:

wS = sm . , (21 a) wC = cos Q . (21 b) Das erste Ausgangsregister 361 wird mit dem folgenden Wert geladen:

AY - S ₂ - AY ₂ ^■ S,

U =— ^l -— - -— - , 22a

4hS - hS - hC

und das zweite Ausgangsregister 362 wird mit dem folgenden Wert geladen:

und der Wert

Y ₂ - (U - (S _l hC + C _l hS) + V - (C _l hC - S _l hS)) (23) wird in das dritte Ausgangsregister 363 geladen.

Dann wird das erste Koeffizientenregister 321 mit dem Inhalt C ₂ des dritten

Koeffizientenregisters 322 überschrieben und das zweite Koeffizientenregister 31 1 wird mit dem Inhalt S ₂ des vierten Koeffizientenregisters 312 überschrieben. Das erste Eingangsregister 301 wird mit dem Inhalt Y ₂ des zweiten Eingangsregisters 302 überschrieben, das zweite Eingangsregister 302 wird mit dem Inhalt Y ₃ des dritten Eingangsregisters 303 überschrieben und ein neuer Eingangswert F ₄ wird von dem

Eingangsdatenbus 304 in das dritte Eingangsregister 303 geladen. Die Werte U , V und ß der drei Ausgangsregister 361 , 362, 363 werden auf den Ausgangsdatenbus 364 übertragen.

Fig. 4 zeigt eine schematische Darstellung eines Prozessors 400 zum Bestimmen einer Phase eines Empfangssignals gemäß einer zweiten Ausführungsform. Der Prozessor 400 ist ähnlich aufgebaut wie der zu Fig. 3 beschriebene Prozessor 300. Der Prozessor 400 umfasst, entsprechend dem Prozessor 300, ein erstes

Eingangsregister 301 , ein zweites Eingangsregister 302, ein drittes Eingangsregister 303, ein erstes internes Register 341 , ein zweites internes Register 342, ein erstes

Ausgangsregister 461 , ein zweites Ausgangsregister 462, ein drittes Ausgangsregister 463, ein erstes Koeffizientenregister 321 , ein zweites Koeffizientenregister 31 1 , ein drittes Koeffizientenregister 322, ein viertes Koeffizientenregister 312, einen ersten

Parameterspeicher 352, einen zweiten Parameterspeicher 351 , einen dritten

Parameterspeicher 354, einen vierten Parameterspeicher 353, eine Recheneinheit 405 und eine Instruktionseinheit 407. Der Prozessor 400 umfasst ferner einen Eingang für ein Taktsignal CLK 370 und einen Eingang für ein Reset-Signal RST 471 . Der Prozessor 400 ist eingangsseitig mit einem Eingangsdatenbus 304 und ausgangsseitig mit einem

Ausgangsdatenbus 464 gekoppelt. Bezüglich der Funktionsweise der hier angegebenen Einheiten wird Bezug genommen auf die Beschreibung zu Fig. 3, wobei die Recheneinheit aufgrund der zusätzlichen Funktionsweise mit dem Bezugszeichen 405 und die

Instruktionseinheit aufgrund der zusätzlichen Funktionsweise mit dem Bezugszeichen 407 bezeichnet ist.

Zusätzlich zu dem Prozessor 300 umfasst der Prozessor 400 ferner ein viertes

Ausgangsregister bzw. ein erstes Hilfsregister 481 , ein fünftes Ausgangsregister bzw. ein zweites Hilfsregister 482, ein sechstes Ausgangsregister bzw. ein drittes Hilfsregister 483, drei Summationsglieder 492, 493, 494, einen Zähler 491 und einen Eingang für ein Interrupt-Signal INT 472.

Der Zähler 491 wird mit jeder Erneuerung der drei Eingangsregister 301 , 302, 303 abhängig von dem Taktsignal 370 inkrementiert.

Die Recheneinheit 405 ist ferner ausgelegt, den Phasenrealteil U als AY _l S ₂ - AY ₂ S _l und den Phasenimaginärteil V als AY _l C ₂ - AY ₂ C _l zu bestimmen, den Phasenrealteil U zu dem ersten Hilfsregister 481 hinzuzuaddieren, und den Phasenimaginärteil V zu dem zweiten Hilfsregister 482 hinzuzuaddieren.

Die Instruktionseinheit 407 ist ferner ausgelegt, ansprechend auf das Interrupt-Signal die Werte AU, AV der beiden Hilfsregister 481 , 482 geteilt durch den Wert 2 - wS - hS = hS - hS - hC und geteilt durch einen Wert cnt des Zählers 491 auszugeben. Dabei gibt AY ₁ den Inhalt des ersten internen Registers 341 , AY ₂ den Inhalt des zweiten internen Registers 342, C ₂ den Inhalt des dritten Koeffizientenregisters 322, S ₂ den Inhalt des vierten Koeffizientenregister 312, hS den Inhalt des zweiten Parameterspeichers 351 und hC den Inhalt des ersten Parameterspeichers 352 an. Ω bezeichnet die bekannte Kreisfrequenz Q=2TT(f _w /f _s ).

Der Prozessor 400 kann in Hardware oder in Software realisiert sein. Der Prozessor 400 kann eine Operationseinheit auf einem Chip bilden oder als Chip realisiert sein. Der Prozessor 400 kann ein digitaler Signalprozessor oder ein MikroController sein. Der Prozessor 400 kann als FPGA, als integrierte Schaltung, als ASIC oder als Teil dieser Bauelemente realisiert sein. Der Prozessor 400 kann in einem Empfänger oder als Teil einer Empfängerschaltung realisiert sein, beispielsweise einem Empfänger 103 wie in Figur 1 dargestellt.

Die Funktionsweise des Prozessors 400 kann wie folgt beschrieben werden.

Nach Einschalten des Prozessors 400 bzw. nach Empfang des Reset-Signals RST 322 werden drei aufeinanderfolgende Werte Y ₀ , Υι , Y3 des Eingangssignals Y von dem Eingangsdatenbus 304 in die drei Eingangsregister 301 , 302, 303 geladen. Das dritte Koeffizientenregister 322 und das vierte Koeffizientenregister 312 werden gelöscht. Das erste Koeffizientenregister 321 wird mit dem folgenden Wert initialisiert:

und das zweite Koeffizientenregister 31 1 wird mit dem folgenden Wert initialisiert:

Ä5 = sin( y) . (24b) In jedem Takt des Taktsignals 370 wird das dritte Koeffizientenregister 322 wird mit dem folgenden Wert geladen:

C.wC - S.wS (25a) und das vierte Koeffizientenregister 312 wird mit dem folgenden Wert geladen:

C.wS + S.wC , (25b) wobei gilt:

wS = sin Ω , (26a) wC = cos . . (26b) Das erste Ausgangsregister 461 wird mit dem folgenden Wert geladen:

U = AY ₁ - S ₂ - AY ₂ - S ₁ , (27a) der auch zu dem vierten Ausgangsregister 481 hinzuaddiert wird, wozu das erste

Summationsglied 492 verwendet wird.

Das zweite Ausgangsregister 362 wird mit dem folgenden Wert geladen:

V = AY _l - C ₂ - AY ₂ - C _l , (27b) der auch zu dem fünften Ausgangsregister 482 hinzuaddiert wird, wozu das zweite Summationsglied 493 verwendet wird.

Der Wert

(U ^■ (S.wC + C _l wS) + V - (CywC - SywS))

2 4 - hS - hS - hC

wird in das dritte Ausgangsregister 463 geladen. Dann wird das erste Koeffizientenregister 321 mit dem Inhalt C ₂ des dritten

Koeffizientenregisters 322 überschrieben und das zweite Koeffizientenregister 31 1 wird mit dem Inhalt S ₂ des vierten Koeffizientenregisters 312 überschrieben. Der Zähler 491 wird inkrementiert. Das erste Eingangsregister 301 wird mit dem Inhalt Y ₂ des zweiten Eingangsregisters 302 überschrieben, das zweite Eingangsregister 302 wird mit dem Inhalt Y ₃ des dritten Eingangsregisters 303 überschrieben und ein neuer Eingangswert Y ₄ wird von dem Eingangsdatenbus 304 in das dritte Eingangsregister 303 geladen.

Sobald ein Interrupt anliegt, d.h. das Interrupt-Signal 472 einen Interrupt signalisiert, wird der Inhalt AU des vierten Ausgangsregisters 481 und der Inhalt AV des fünften

Ausgangsregisters 482 durch den Wert 2wShS(= AhShShC) geteilt und ihre Werte und auch der Wert ß des dritten Ausgangsregisters 463, jeweils durch den Wert cnt des Zählers 491 geteilt, werden an den Ausgangsdatenbus 484 übertragen.

Danach wird das Reset-Signal 371 gesendet. Sowohl der Prozessor 300 gemäß der Beschreibung zu Figur 3 als auch der Prozessor 400 gemäß der Beschreibung zu Figur 4 eignen sich dazu, das in Fig. 2 beschriebene Verfahren 200 zu implementieren.

Ein Aspekt der Erfindung umfasst auch ein Computerprogrammprodukt, das direkt in den internen Speicher eines digitalen Computers geladen werden kann und

Softwarecodeabschnitte umfasst, mit denen das zu Fig. 2 beschriebene Verfahren 200 ausgeführt werden kann, wenn das Produkt auf einem Computer läuft. Das

Computerprogrammprodukt kann auf einem computergeeigneten Medium gespeichert sein und folgendes umfassen: computerlesbare Programmittel, die einen Computer veranlassen eine Mehrzahl von aufeinanderfolgenden Werten eines Empfangssignals Y mit bekannter Abtastfrequenz f _s als Reaktion auf ein Sendesignal mit bekannter

Sendefrequenz f _w zu empfangen 201 ; zwei Differenzwerte ΔΥ1 , ΔΥ2 aus jeweils zwei aufeinanderfolgenden Werten von drei aufeinanderfolgenden Werte Y1 , Y2, Y3 des Empfangssignals Y zu bestimmen 202; und einen Phasenrealteil U und einen

Phasenimaginärteil V des Empfangssignals Y basierend auf einer linearen Beziehung zwischen dem Phasenrealteil U, dem Phasenimaginärteil V und den zwei Differenzwerten ΔΥ1 , ΔΥ2 zu bestimmen 203.

Der Computer kann ein PC sein, beispielsweise ein PC eines Computernetzwerks. Der Computer kann als ein Chip, ein ASIC, ein Mikroprozessor, ein Signalprozessor oder allgemein als ein Prozessor realisiert sein und beispielsweise als Prozessor wie in den Figuren 3 bis 5 beschrieben, implementiert sein.

Es ist selbstverständlich, dass die Merkmale der verschiedenen beispielhaft hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, außer wenn spezifisch anderweitig angegeben. Wie in der Beschreibung und den Zeichnungen dargestellt müssen einzelne Elemente, die in Verbindung stehend dargestellt wurden, nicht direkt miteinander in Verbindung stehen; Zwischenelemente können zwischen den verbundenen Elementen vorgesehen sein. Ferner ist es selbstverständlich, dass

Ausführungsformen der Erfindung in einzelnen Schaltungen, teilweise integrierten Schaltungen oder vollständig integrierten Schaltungen oder Programmiermitteln implementiert sein können. Der Begriff„beispielsweise" ist lediglich als ein Beispiel gemeint und nicht als das Beste oder Optimale. Es wurden bestimmte Ausführungsformen hierin veranschaulicht und beschrieben, doch für den Fachmann ist es offensichtlich, dass eine Vielzahl von alternativen und/oder gleichartigen Implementierungen anstelle der gezeigten und beschriebenen Ausführungsformen verwirklicht werden können, ohne vom Konzept der vorliegenden Erfindung abzuweichen.

Bezugszeichenliste

100: System 100 zur Messung von Phasenbeziehungen akustischer Wellen in einem Gefäß

101 : Sender

102: Gefäß

103: Empfänger

104: Ultraschallwelle

105: Eingang

107: Ausgang

200: Phasendetektionsverfahren 200

201 : 1 . Verfahrensschritt: Empfangen

202: 2. Verfahrensschritt: Bestimmen

203: 3. Verfahrensschritt: Bestimmen

300: Prozessor, geeignet zum Bestimmen einer Phase eines Empfangssignals

301 : erstes Eingangsregister

302: zweites Eingangsregister

303: drittes Eingangsregister

304: Eingangsdatenbus

305: Recheneinheit

307: Instruktionseinheit

31 1 : zweites Koeffizientenregister

312: viertes Koeffizientenregister

321 : erstes Koeffizientenregister

322: drittes Koeffizientenregister

341 : erstes internes Register

342: zweites internes Register

351 : zweiter Parameterspeicher

352: erster Parameterspeicher

353: vierter Parameterspeicher

354: dritter Parameterspeicher

361 : erstes Ausgangsregister

362: zweites Ausgangsregister 363: drittes Ausgangsregister

364: Ausgangsdatenbus

370: Takt Signal

371 : Reset-Signal 400: Prozessor, geeignet zum Bestimmen einer Phase eines Empfangssignals

405: Recheneinheit

407: Instruktionseinheit

484: Ausgangsdatenbus

472: Interrupt-Signal

481 : viertes Ausgangsregister bzw. erstes Hilfsregister

482: fünftes Ausgangsregister bzw. zweites Hilfsregister

483: sechstes Ausgangsregister bzw. drittes Hilfsregister

491 : Zähler

492: erstes Summationsglied

493: zweites Summationsglied

494: drittes Summationsglied