Empfangssequenz abgetasteter Werte

Die vorliegende Erfindung betrifft ein Phasendetektionsverfahren und einen Prozessor zum Bestimmen einer Phase eines Empfangssignals basierend auf einer

Empfangssequenz abgetasteter Werte.

Die genaue Bestimmung der Phase eines Ausgangssignals am Ausgang eines

Übertragungsmediums bei Anregung am Eingang mit einem Eingangssignal bekannter Frequenz ist für eine Vielzahl von Anwendungen von Bedeutung. Beispielsweise kann die Phaseninformation in Kodierverfahren der Nachrichtentechnik dazu genutzt werden, um Nachrichten in Form von elektrischen, magnetischen oder elektro-magnetischen Signalen über einen Kommunikationskanal zu übertragen. Im Bereich der Materialwissenschaften gibt die Messung der Phase einer akustischen Welle Aufschluss über die

Materialeigenschaften des Übertragungsmediums. In chemischen und physikalischen Analysesystemen werden Phasendetektoren genutzt, um Temperatur, Dichte,

Phasenänderungen chemischer Reaktionen, Objektdimensionen und

Flüssigkeitskonzentration in chemischen und physikalischen Medien zu bestimmen. In medizinischen Diagnostizierverfahren werden Eigenschaften von Geweben durch Messung der Phase von eingekoppelten akustischen und Ultraschall- Signalen ermittelt. Anwendungen hierzu sind die Überwachung der Blutzirkulation im Körper zur Erkennung krankhafter Zustände, insbesondere im Gehirn, und die Mammasonographie.

Fig. 1 zeigt eine schematische Darstellung eines Systems 100 zur Messung von

Phasenbeziehungen akustischer Wellen in einem Gefäß 102. Das System 100 umfasst ein zu messendes Gefäß 102, beispielsweise eine Körperzelle, ein Blutgefäß oder eine Ader mit einer Gefäßlenge L und einen Sender 101 und Empfänger 103 von

Ultraschallwellen. Der Sender 101 koppelt eine Ultraschallwelle 104 einer bekannten Frequenz f ₀ mit Phase φ ₀ an einem Eingang 105 des Gefäßes 102 in das Gefäß 102 ein, wo sie sich ausbreitet und am Ausgang 107 von dem Empfänger 103 empfangen wird. Wie aus Fig. 1 zu sehen ist, weist die Ultraschallwelle 104 in dem Gefäß 102 eine ganzzahlige Anzahl von Schwingungsperioden P auf sowie eine Teilperiode, die als Phasendifferenz φ _ι - φ ₀ dargestellt werden kann. Zwischen der Laufzeit T _p der akustischen Welle 104 und der Phasendifferenz φ _ι - φ ₀ gilt die folgende Beziehung: ² π · / ₀ Τ _ρ = 2πΡ + (φ _ϊ -φ ₀ ) (1 )

Für die Phasengeschwindigkeit V in dem Gefäß 102 gilt einerseits die Beziehung

V = Ä - f, 0 ' (2) wobei f ₀ die bekannte Sendefrequenz und λ die Wellenlänge im Gefäß 102 bezeichnet. Andererseits gilt für die Phasengeschwindigkeit V in dem Gefäß 102 die Beziehung

wobei K die Elastizität des Gefäßes und p seine Dichte angibt. Aus der

Phasengeschwindigkeit V lassen sich somit die Eigenschaften des Gefäßes 102 bestimmen. Die Wellenlänge λ lässt sich aus der Anzahl der Perioden P und der Phasendifferenz φ _ι - φ ₀ bestimmen und mittel der bekannten Sendefrequenz f ₀ lässt sich die Phasengeschwindigkeit V ermitteln, mit sich die Materialeigenschaften des Gefäßes 102 charakterisieren lassen.

Üblicherweise wird zum Bestimmen der Phasendifferenz φ _ι - φ ₀ der Empfänger mit dem

Sender synchronisiert und über einen Analog-Digitalwandler das empfangene Signal abgetastet. Der Abtastwert des empfangenen Signals kann mit dem

Synchronisationszeitpunkt in Beziehung gesetzt werden und daraus lässt sich die Phasendifferenz bestimmen.

Allerdings ist die Messgenauigkeit von einer Vielzahl an Systemparametern abhängig, wie beispielsweise der Genauigkeit der Abtastung, der Genauigkeit der Frequenzeinstellung des Sendesignals, Genauigkeit der Einkopplung und Auskopplung des akustischen Signals, Interferenzen des Sendesignals aufgrund Reflektionen an den Gefäßenden und Gefäßseiten, Dopplereffekten etc. Es ist die Aufgabe der vorliegenden Erfindung, ein Konzept für eine einfache und präzise Bestimmung der Phase am Ausgang eines Übertragungsmediums bei Anregung mit einem Sendesignal bekannter Signalcharakteristik zu schaffen.

Diese Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungsformen sind Gegenstand der abhängigen Ansprüche. Die im Folgenden vorgestellten Verfahren, Vorrichtungen und Systeme können von verschiedener Art sein. Die einzelnen beschriebenen Elemente können durch Hardwareoder Softwarekomponenten realisiert sein, beispielsweise elektronische Komponenten, die durch verschiedene Technologien hergestellt werden können und zum Beispiel Halbleiterchips, ASICs, Mikroprozessoren, digitale Signalprozessoren, integrierte elektrische Schaltungen, elektrooptische Schaltungen und/oder passive Bauelemente umfassen.

Gemäß einem ersten Aspekt betrifft die Erfindung ein Phasendetektionsverfahren, mit folgenden Schritten: Empfangen einer Empfangssequenz von mit bekannter

Abtastfrequenz f _s abgetasteten Werten eines Empfangssignals, wobei das

Empfangssignal eine Reaktion auf ein Sendesignal mit einer bekannten Sendefrequenz f _w darstellt; Bereitstellen einer Sinussequenz und einer Kosinussequenz für jeden Index der Empfangssequenz, die Sinussequenz umfassend Sinuswerte aufeinanderfolgender Vielfacher einer bekannten Kreisfrequenz, welche von der Sendefrequenz f _w und der Abtastfrequenz f _s abhängt, und die Kosinussequenz umfassend Kosinuswerte

aufeinanderfolgender Vielfacher der bekannten Kreisfrequenz; und Bestimmen eines Phasenrealteils des Empfangssignals basierend auf einem Skalarprodukt der

Empfangssequenz mit der Kosinussequenz und eines Phasenimaginärteils des

Empfangssignals basierend auf einem Skalarprodukt der Empfangssequenz mit der Sinussequenz.

Dies hat den Vorteil, dass die Phase am Ausgang eines Übertragungsmediums bei Anregung mit einem Sendesignal bekannter Signalcharakteristik einfach und präzise bestimmt werden kann. Bei bekannter Sendefrequenz und Abtastfrequenz sind die beiden Skalarprodukte mit geringem Aufwand zu bestimmen und liefern präzise Werte für die Phase des Empfangssignals.

Gemäß einer Ausführungsform des Phasendetektionsverfahrens ist ein

Normierungsfaktor der beiden Skalarprodukte abhängig von einer Länge der

Empfangssequenz.

Dies hat den Vorteil, dass nach Empfang jeder Empfangssequenz ein normiertes

Skalarprodukt jeweils für Realteil und Imaginärteil der Phase auf einfache Weise bestimmt werden kann. Mit dem Normierungsfaktor kann ein exakter Wert für die Phase bestimmt werden. Gemäß einer Ausführungsform des Phasendetektionsverfahrens ist die Abtastfrequenz f _s , mit der das Empfangssignal (Y) abgetastet wird, geringer ist als eine Nyquist- Shannon'sche Abtastfrequenz. Das Abtasttheorem nach Shannon-Nyquist besagt, dass ein auf /_ bandbegrenztes

Signal mit einer Frequenz von mindestens 2 · f _mx abgetastet werden muss, damit man es aus dem zeitdiskreten Signal wieder exakt rekonstruieren kann. Nach dieser

Ausführungsform des Phasendetektionsverfahrens ist das nicht mehr notwendig. Dies hat den Vorteil, dass die Abtastfrequenz f _s unabhängig von den Eigenschaften des

Übertragungsmediums gewählt werden kann.

Gemäß einer Ausführungsform des Phasendetektionsverfahrens ist die Abtastfrequenz f _s , mit der das Empfangssignal abgetastet wird, unabhängig von dem Nyquist-Shannon Abtasttheorem.

Gemäß einer Ausführungsform des Phasendetektionsverfahrens ist die Länge der Empfangssequenz multipliziert mit einem Quotienten aus der bekannten Sendefrequenz f _w und der bekannten Abtastfrequenz f _s ganzzahlig und eine Periode sowohl der

Kosinussequenz als auch der Sinussequenz.

Dies hat den Vorteil, dass sich sowohl die Kosinussequenz als auch die Sinussequenz auf einfache Weise mit der Empfangssequenz multiplizieren lassen.

Gemäß einer Ausführungsform des Phasendetektionsverfahrens entspricht die Länge der Empfangssequenz einem Quotienten aus der Abtastfrequenz f _s und dem kleinsten gemeinsamen Nenner aus der Abtastfrequenz f _s und der Sendefrequenz f _w oder einem Vielfachen des Quotienten.

Dies hat den Vorteil, dass sich die Terme in der Bestimmung des Skalarprodukts vereinfachen; einige werden zu Null, andere werden zu Konstanten. Damit lässt sich die Berechnung der Phase mit geringem Aufwand durchführen.

Gemäß einer Ausführungsform umfasst das Phasendetektionsverfahren ein Bestimmen eines Bias des Empfangssignals basierend auf einem Mittelwert der Empfangssequenz. Dies hat den Vorteil, dass sich der Bias bzw. Offset des Empfangssignals auf einfache Weise durch Bestimmen des Mittelwerts der Empfangssequenz bestimmen lässt.

Gemäß einer Ausführungsform genügt die bekannte Kreisfrequenz Ω der folgenden Beziehung: Ω = 2TT(f _w /fs), wobei f _w die bekannte Sendefrequenz und f _s die bekannte Abtastfrequenz bezeichnet.

Gemäß einem zweiten Aspekt betrifft die Erfindung einen Prozessor zum Bestimmen einer Phase eines Empfangssignals, mit: einem N-stufigen Eingangsregister, das ausgelegt ist, eine Empfangssequenz von mit bekannter Abtastfrequenz f _s abgetasteten Werten des Empfangssignals zu speichern, wobei das Empfangssignal eine Reaktion auf ein Sendesignal mit einer bekannten Sendefrequenz darstellt; jeweils N-stufigen ersten und zweiten Parameterregistern, die ausgelegt sind, eine Sinussequenz und eine

Kosinussequenz zu speichern, die Sinussequenz umfassend Sinuswerte

aufeinanderfolgender Vielfacher einer bekannten Kreisfrequenz, welche von der

Sendefrequenz f _w und der Abtastfrequenz f _s abhängt, und die Kosinussequenz umfassend Kosinuswerte aufeinanderfolgender Vielfacher der bekannten Kreisfrequenz; einem ersten und zweiten Ausgangsregister, die ausgelegt sind, einen Phasenrealteil und einen Phasenimaginärteil des Empfangssignals bereitzustellen; und einer Recheneinheit, die ausgelegt ist, den Phasenrealteil des Empfangssignals basierend auf einem

Skalarprodukt der Empfangssequenz mit der Sinussequenz und den Phasenimaginärteil des Empfangssignals basierend auf einem Skalarprodukt der Empfangssequenz mit der Kosinussequenz zu bestimmen. Dies hat den Vorteil, dass ein solcher Prozessor die Phase am Ausgang eines

Übertragungsmediums bei Anregung mit einem Sendesignal bekannter

Signalcharakteristik einfach und präzise bestimmen kann. Bei bekannter Sendefrequenz und Abtastfrequenz kann der Prozessor die beiden Skalarprodukte mit geringem Aufwand bestimmen und präzise Werte für die Phase des Empfangssignals liefern.

Gemäß einer Ausführungsform des Prozessors ist ein Normierungsfaktor der beiden normierten Skalarprodukte 2/N, wobei N eine Länge der Empfangssequenz angibt.

Dies hat den Vorteil, dass nach Empfang jeder Empfangssequenz der Prozessor ein normiertes Skalarprodukt jeweils für Realteil und Imaginärteil der Phase auf einfache Weise bestimmen kann. Mit dem Normierungsfaktor kann der Prozessor einen exakten Wert für die Phase bestimmen.

Gemäß einer Ausführungsform umfasst der Prozessor ein drittes Ausgangsregister, das ausgelegt ist, einen Bias des Empfangssignals bereitzustellen, wobei die Recheneinheit ausgelegt ist, den Bias des Empfangssignals basierend auf einem Mittelwert der

Empfangssequenz zu bestimmen.

Dies hat den Vorteil, dass der Prozessor den Bias bzw. Offset des Empfangssignals auf einfache Weise durch Berechnen des Mittelwerts der Empfangssequenz bestimmen kann.

Gemäß einer Ausführungsform genügt die bekannte Kreisfrequenz Ω der folgenden Beziehung: Ω = 2TT(f _w /fs), wobei f _w die bekannte Sendefrequenz und f _s die bekannte Abtastfrequenz bezeichnet. Gemäß einem dritten Aspekt betrifft die Erfindung einen Prozessor zum Bestimmen einer Phase eines Empfangssignals, mit: einem Eingangsregister, das ausgelegt ist, einen Empfangswert eines mit bekannter Abtastfrequenz f _s abgetasteten Empfangssignals zu speichern, wobei das Empfangssignal eine Reaktion auf ein Sendesignal mit einer bekannten Sendefrequenz f _w darstellt; ein erstes und zweites Koeffizientenregister, die ausgelegt sind, einen ersten und einen zweiten Fourier-Koeffizienten zu speichern, wobei der erste Fourier-Koeffizient eine lineare Beziehung zwischen dem Empfangssignal und einem Phasenrealteil des Empfangssignals angibt und der zweite Fourier-Koeffizient eine lineare Beziehung zwischen dem Empfangssignal und einem Phasenimaginärteil des Empfangssignals angibt; einem ersten und zweiten Ausgangsregister, die ausgelegt sind, einen Phasenrealteil und einen Phasenimaginärteil des Empfangssignals bereitzustellen; und einer Recheneinheit, die ausgelegt ist, den Phasenrealteil des Empfangssignals basierend auf einem gemittelten Produkt des Empfangswertes mit dem Inhalt des ersten Koeffizientenregisters zu bestimmen und den Phasenimaginärteil des Empfangssignals basierend auf einem gemittelten Produkt des Empfangswertes mit dem Inhalt des zweiten Koeffizientenregisters zu bestimmen.

Dies hat den Vorteil, dass ein solcher Prozessor die Phase am Ausgang eines

Übertragungsmediums bei Anregung mit einem Sendesignal bekannter

Signalcharakteristik einfach und präzise bestimmen kann. Bei bekannter Sendefrequenz und Abtastfrequenz kann der Prozessor die beiden Skalarprodukte mit geringem Aufwand bestimmen und präzise Werte für die Phase des Empfangssignals liefern.

Gemäß einer Ausführungsform umfasst der Prozessor eine Instruktionseinheit, die ausgelegt ist, ansprechend auf ein Reset-Signal das zweite Koeffizientenregister auf Eins zu setzen und die restlichen Register zu löschen; ansprechend auf ein Takt-Signal einen neuen Empfangswert des abgetasteten Empfangssignals zu speichern und das erste und zweite Koeffizientenregister mit neuen Koeffizienten zu versorgen.

Dies hat den Vorteil, dass der Prozessor abhängig von dem Taktsignal das

Eingangssignal einlesen kann und in jedem Takt einen neuen Verarbeitungsschritt durchführen kann. Die Verarbeitung kann ja nach Takt sehr schnell und mit geringem Aufwand erfolgen.

Gemäß einer Ausführungsform des Prozessors ist die Recheneinheit ausgelegt, die gemittelten Produkte basierend auf einer zeitlichen Mittelung der abhängig von dem Taktsignal jeweils vorliegenden Produkte aus dem Empfangswert und dem Inhalt des ersten Koeffizientenregisters bzw. dem Inhalt des zweiten Koeffizientenregisters zu bestimmen. Dies hat den Vorteil, dass der Prozessor die jeweils vorliegenden Produkte in jedem Takt weiterverarbeiten kann. Das am Ende vorliegende Ergebnis lässt sich somit unter Nutzung der Teilergebnisse, d.h. der jeweils vorliegenden Produkte, effizient berechnen.

Gemäß einer Ausführungsform des Prozessors ist die Instruktionseinheit ausgelegt, ansprechend auf das Takt-Signal das zweite Koeffizientenregister mit dem Koeffizienten dC - C - dS - S zu erneuern und das erste Koeffizientenregister mit dem Koeffizienten dC - S + dS C zu erneuern, wobei C den Inhalt des zweiten Koeffizientenregisters, S den Inhalt des ersten Koeffizientenregister angibt und ferner gilt: dC = cos(Q) und

dS = sm(0) mit Ω = 2ττ ^* (ίνΛ).

Dies hat den Vorteil, dass sich die Kovarianzen der einzelnen Sequenzen schrittweise bestimmen lassen, so dass sich der Rechenaufwand auf die einzelnen Takte aufteilen lässt. Die Phase des Empfangssignals lässt sich damit aufwandseffizient und präzise bestimmen. Gemäß einer Ausführungsform umfasst der Prozessor ein erstes und zweites internes Register; und die Instruktionseinheit ist ausgelegt, ansprechend auf das Takt-Signal das erste interne Register mit einem Produkt aus dem Inhalt des Eingangsregisters und dem Inhalt des ersten Koeffizientenregisters zu inkrementieren und das zweite interne Register mit einem Produkt aus dem Inhalt des Eingangsregisters und dem Inhalt des zweiten Koeffizientenregisters zu inkrementieren und jeweils mit einem Normierungsfaktor normiert in dem ersten beziehungsweise zweiten Ausgangsregister bereitzustellen.

Dies hat den Vorteil, dass sich die Phase des Empfangssignals schrittweise bestimmen lässt und der Rechenaufwand somit auf die einzelnen Takte des Taktsignals verteilt wird.

Gemäß einer Ausführungsform umfasst der Prozessor ein drittes Ausgangsregister, das ausgelegt ist, einen Bias des Empfangssignals bereitzustellen; und die Recheneinheit ist ausgelegt, den Bias des Empfangssignals basierend auf einer zeitlichen Mittelung des Inhalts des Eingangsregisters zu bestimmen.

Dies hat den Vorteil, dass der Prozessor den Bias bzw. Offset des Empfangssignals auf einfache Weise durch zeitliche Mittelung des Inhalts des Eingangsregisters bestimmen kann.

Die Bestimmung der Phase und des Bias nach den hier beschriebenen Aspekten und Ausführungsbeispielen sind für eine Vielzahl von Anwendungen von Bedeutung.

Beispielsweise kann die so bestimmte Phase bzw. der so bestimmte Bias in

Kodierverfahren der Nachrichtentechnik dazu genutzt werden, um Nachrichten in Form von elektrischen, magnetischen oder elektro-magnetischen Signalen über einen

Kommunikationskanal zu übertragen. Im Bereich der Materialwissenschaften kann die so bestimmte Phase bzw. der so bestimmte Bias in Bezug auf eine akustische Welle

Aufschluss über die Materialeigenschaften des Übertragungsmediums geben. In chemischen und physikalischen Analysesystemen kann die so bestimmte Phase bzw. der so bestimmte Bias dazu genutzt werden, um Temperatur, Dichte, Phasenänderungen chemischer Reaktionen, Objektdimensionen und Flüssigkeitskonzentration in chemischen und physikalischen Medien zu bestimmen.

In medizinischen Diagnostizierverfahren kann bei eingekoppelten akustischen und Ultraschall- Signalen die nach den hier beschriebenen Aspekten und Ausführungsbeispielen bestimmte Phase bzw. Bias dazu genutzt werden, um

Eigenschaften von Geweben zu ermitteln. Ausführungsbeispiele der Erfindung finden Anwendung beispielsweise bei der Überwachung der Blutzirkulation im Körper zur Erkennung krankhafter Zustände, insbesondere im Gehirn, und in der

Mammasonographie. Die Phaseninformation kann hier Aufschluss geben sowohl über einen gesunden Zustand als auch einen kranken Zustand des Gewebes. Beispielsweise können mittels Messungen der Phase nach den hier vorgestellten Verfahren bzw. mit den hier vorgestellten Prozessoren an gesunden Patienten Informationen über einen gesunden Zustand des Gewebes gewonnen werden, die als eine Art Referenzwert dienen können. Bei Messungen an Patienten, bei denen die Phaseninformation gegenüber dem ermittelten Referenzwert abweicht, kann auf einen krankhaften Zustand des Patienten geschlossen werden.

Weitere Ausführungsbeispiele werden Bezug nehmend auf die beiliegenden Zeichnungen erläutert. Es zeigen:

Fig. 1 eine schematische Darstellung eines Systems 100 zur Messung von

Phasenbeziehungen akustischer Wellen in einem Gefäß 102;

Fig. 2 eine schematische Darstellung eines Phasendetektionsverfahrens 200 gemäß einer Ausführungsform;

Fig. 3 eine schematische Darstellung eines Prozessors 300 zum Bestimmen einer

Phase eines Empfangssignals gemäß einer ersten Ausführungsform; Fig. 4 eine schematische Darstellung eines Prozessors 400 zum Bestimmen einer

Phase eines Empfangssignals gemäß einer zweiten Ausführungsform; und

Fig. 5 eine schematische Darstellung eines Prozessors 500 zum Bestimmen einer

Phase eines Empfangssignals gemäß einer dritten Ausführungsform.

In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es versteht sich, dass auch andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Konzept der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen. Ferner versteht es sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist. Die Aspekte und Ausführungsformen werden unter Bezugnahme auf die Zeichnungen beschrieben, wobei gleiche Bezugszeichen sich im Allgemeinen auf gleiche Elemente beziehen. In der folgenden Beschreibung werden zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis von einem oder mehreren Aspekten der Erfindung zu vermitteln. Für einen Fachmann kann es jedoch offensichtlich sein, dass ein oder mehrere Aspekte oder Ausführungsformen mit einem geringeren Grad der spezifischen Details ausgeführt werden können. In anderen Fällen werden bekannte Strukturen und Elemente in schematischer Form dargestellt, um das Beschreiben von einem oder mehreren Aspekten oder Ausführungsformen zu erleichtern. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Konzept der vorliegenden Erfindung abzuweichen.

Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin sollen in dem Ausmaß, in dem die Ausdrücke„enthalten",„haben",„mit" oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den

Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen" einschließend sein. Die Ausdrücke„gekoppelt" und„verbunden" können zusammen mit Ableitungen davon verwendet worden sein. Es versteht sich, dass derartige Ausdrücke dazu verwendet werden, um anzugeben, dass zwei Elemente unabhängig davon miteinander kooperieren oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder nicht in direktem Kontakt miteinander stehen. Außerdem ist der Ausdruck„beispielhaft" lediglich als ein Beispiel aufzufassen anstatt der Bezeichnung für das Beste oder Optimale. Die folgende Beschreibung ist deshalb nicht in einem einschränkenden Sinne zu verstehen. Fig. 2 zeigt eine schematische Darstellung eines Phasendetektionsverfahrens 200 gemäß einer Ausführungsform. Das Verfahren 200 umfasst ein Empfangen 201 einer Empfangssequenz Yj von mit bekannter Abtastfrequenz f _s abgetasteten Werten Y ₀ , Yi , YN-I eines Empfangssignals Y, wobei das Empfangssignal Y eine Reaktion auf ein Sendesignal mit einer bekannten Sendefrequenz f _w darstellt. Das Verfahren 200 umfasst ein Bereitstellen 202 einer Sinussequenz Sj und einer Kosinussequenz Q für jeden Index j der Empfangssequenz Yj, die Sinussequenz Sj umfassend Sinuswerte

aufeinanderfolgender Vielfacher einer bekannten Kreisfrequenz, welche von der

Sendefrequenz f _w und der Abtastfrequenz f _s abhängt, und die Kosinussequenz Q umfassend Kosinuswerte aufeinanderfolgender Vielfacher der bekannten Kreisfrequenz. Das Verfahren 200 umfasst ein Bestimmen 203 eines Phasenrealteils U des

Empfangssignals Y basierend auf einem Skalarprodukt der Empfangssequenz Yj mit der Kosinussequenz Q und eines Phasenimaginärteils V des Empfangssignals basierend auf einem Skalarprodukt der Empfangssequenz Yj mit der Sinussequenz Sj.

Die bekannte Kreisfrequenz Ω kann der Beziehung Ω = 2TT(f _w /fs) genügen.

Ein Normierungsfaktor 2/N der beiden Skalarprodukte kann abhängig von einer Länge N der Empfangssequenz Yj sein. Die Abtastfrequenz f _s , mit der das Empfangssignal Y abgetastet wird, kann unabhängig von dem Nyquist-Shannon Abtasttheorem sein. Die Länge N der Empfangssequenz Yj multipliziert mit einem Quotienten aus bekannter Sendefrequenz f _w und der bekannten Abtastfrequenz f _s kann ganzzahlig sein und eine Periode sowohl der Kosinussequenz Q als auch der Sinussequenz Sj sein. Die Länge N der Empfangssequenz Yj kann einem Quotienten aus der Abtastfrequenz f _s und dem kleinsten gemeinsamen Nenner aus der Abtastfrequenz f _s und der Sendefrequenz f _w oder einem Vielfachen des Quotienten entsprechen. Die folgende Darstellung beschreibt die theoretischen Grundlagen des Verfahrens 200.

Gegeben sei ein Vektor

von abgetasteten Werten der Funktion

Υ(τ) = ß + Asin( 2;r · f _w r + φ) (5) bei der Abtastfrequenz f _s .

Die Näherungswerte der unbekannten Parameter

A , ß und φ können zurückgewonnen werden durch Anwendung eines Least Squares Verfahrens (Verfahren der kleinsten Quadrate) unter Nutzung der folgenden Formeln:

Cov(S,Y) Cov(S,S) Cov(S,C) Acos(<>)

(6a) Cov(C,Y) Cov(C,S) Cov(C,C) Asin( φ)

ß = Y - A-(C sin( <p) + S cos(<p)) . (6b) wobei der Term

Cov(Z,T) = (Z - Z) · (T -T ^' ) = ZT - Z ^■ (7) eine Kovarianz der Sequenzen Z und T

und der Sequenzen S und C darstellt, und

wobei S und C gegeben sind durch die Beziehungen

C, =cos(2^-(/ _w // _s )-y), J = 0,...,N-1 (8b) Wie leicht zu sehen ist, ist für jedes N der Term

eine Periode von beiden Sequenzen {S _j } und {C _j } , Z die Menge der ganzen Zahlen bezeichnet. Dann ist auch N eine Vielfaches von

wobei ggT den größten gemeinsamen Teiler bezeichnet und es <

N-l N-l N-l

s =— Vs. =o, c =— V . =0, sc =— ys,c. (11a)

N =0 N 7=0 N 7=0

Die Gleichung (6a) nimmt damit die folgende Form an

Somit gilt:

£/ = Acos(#>) = 2 - SF , (13a)

V = Asin(» = 2 - CF (13b) und die gesuchten Werte können über die folgenden Beziehungen bestimmt werden:

φ = (arcsin( A) mod 2 r) , (14b) β = Ϋ . (14c) Das Empfangen 201 der Empfangssequenz Yj von mit bekannter Abtastfrequenz f _s abgetasteten Werten Y ₀ , Yi , YN-I eines Empfangssignals Y des Verfahrens 200 lässt sich mit den Gleichungen (4) und (5) beschreiben.

Das Bereitstellen 202 einer Sinussequenz Sj und einer Kosinussequenz Q für jeden Index j der Empfangssequenz Yj des Verfahrens 200 lässt sich durch die Gleichungen (8a), (8b), (9) und (10) beschreiben.

Das Bestimmen 203 eines Phasenrealteils U des Empfangssignals Y basierend auf einem Skalarprodukt der Empfangssequenz Yj mit der Kosinussequenz Q und eines

Phasenimaginärteils V des Empfangssignals basierend auf einem Skalarprodukt der Empfangssequenz Yj mit der Sinussequenz Sj des Verfahrens 200 lässt sich durch die Gleichungen (6a), (6b), (7) und (1 1 a) bis (14c) beschreiben.

Fig. 3 zeigt eine schematische Darstellung eines Prozessors 300 zum Bestimmen einer Phase eines Empfangssignals gemäß einer ersten Ausführungsform.

Der Prozessor 300 umfasst ein N-stufiges Eingangsregister 301 , ein N-stufiges erstes Parameterregister 303, ein N-stufiges zweites Parameterregister 305, ein erstes

Ausgangsregister 307, ein zweites Ausgangsregister 309, ein drittes Ausgangsregister 313, eine Recheneinheit 31 1 und eine Instruktionseinheit 315. Der Prozessor 300 umfasst ferner einen Eingang für ein Taktsignal CLK 320 und einen Eingang für ein Reset-Signal RST 322. Der Prozessor 300 ist eingangsseitig mit einem Eingangsdatenbus 317 und ausgangsseitig mit einem Ausgangsdatenbus 319 gekoppelt.

Das N-stufige Eingangsregister 301 ist ausgelegt, eine Empfangssequenz Yj von mit bekannter Abtastfrequenz f _s abgetasteten Werten Y ₀ , Yi , YN-I des Empfangssignals Y zu speichern, wobei das Empfangssignal Y eine Reaktion auf ein Sendesignal mit einer bekannten Sendefrequenz f _w darstellt.

Das N-stufigen erste Parameterregister 303 ist ausgelegt, eine Sinussequenz Sj zu speichern, die Sinuswerte aufeinanderfolgender Vielfacher einer bekannten Kreisfrequenz Ω, die von der Sendefrequenz f _w und der Abtastfrequenz f _s abhängt, umfasst. Das N- stufige zweite Parameterregister 305 ist ausgelegt, eine Kosinussequenz Q zu speichern, die Kosinuswerte aufeinanderfolgender Vielfacher der bekannten Kreisfrequenz Ω umfasst. Die bekannte Kreisfrequenz Ω kann der Beziehung Ω = 2TT(f _w /fs) genügen.

Das erste Ausgangsregister 307 ist ausgelegt, einen Phasenrealteil U des

Empfangssignals bereitzustellen. Das zweite Ausgangsregister 309 ist ausgelegt, einen Phasenimaginärteil V des Empfangssignals bereitzustellen.

Die Recheneinheit 31 1 ist ausgelegt, den Phasenrealteil U des Empfangssignals Y basierend auf einem Skalarprodukt der Empfangssequenz Yj mit der Sinussequenz Sj zu bestimmen. Die Recheneinheit 31 1 ist ferner ausgelegt, den Phasenimaginärteil V des Empfangssignals Y basierend auf einem Skalarprodukt der Empfangssequenz Yj mit der Kosinussequenz Q zu bestimmen. Ein Normierungsfaktor der beiden Skalarprodukte kann als 2/N gewählt werden, wobei N eine Länge der Empfangssequenz Yj angibt.

Die Recheneinheit 31 1 , die hier nur als gestrichelter Kasten angedeutet ist, kann arithmetisch-logische Einheiten zum Ausführen arithmetischer Operationen aufweisen. Sie kann Addierer, Multiplizierer und weitere Einheiten zum Ausführen von

Rechenoperationen aufweisen.

Das dritte Ausgangsregister 31 3 ist ausgelegt, einen Bias des Empfangssignals Y bereitzustellen, der von der Recheneinheit 31 1 basierend auf einem Mittelwert der Empfangssequenz Yj bestimmt werden kann. Der Prozessor 300 kann in Hardware oder in Software realisiert sein. Der Prozessor 300 kann eine Operationseinheit auf einem Chip bilden oder als Chip realisiert sein. Der Prozessor 300 kann ein digitaler Signalprozessor oder ein MikroController sein. Der Prozessor 300 kann als FPGA, als integrierte Schaltung, als ASIC oder als Teil dieser Bauelemente realisiert sein. Der Prozessor 300 kann in einem Empfänger oder als Teil einer Empfängerschaltung realisiert sein, beispielsweise einem Empfänger 103 wie in Figur 1 dargestellt.

Die Funktionsweise des Prozessors 300 kann wie folgt beschrieben werden.

Die in den beiden Parameterregistern 303, 305 gespeicherten Vektoren S und C enthalten jeweils die Sequenzen:

sin( 2 rcr- j) , j = 0,...,N -l und (15a)

COS(2TTCT- j) , j = 0,...,N - l , (15b) wobei σ einen Quotienten aus der Signalfrequenz f _w und der Abtastfrequenz f _s bezeichnet:

Nach Einschalten des Prozessors 300 bzw. nach Empfang des Reset-Signals RST 322 werden Daten vom Eingangsdatenbus 317 in das N-stufige Eingangsregister 301 übertragen. Die Ausgangsregister U und V werden jeweils mit den Werten

— Y ° S und (17a)

N

— Y o C (17b)

N geladen, wobei Y die Sequenz abgetasteter Werte Y ₀ , Yi , YN-I des Empfangssignals Y in Vektorform darstellt und S und C jeweils die Sinussequenz Sj bzw. Kosinussequenz Q in Vektorform darstellt. Das Symbol o bezeichnet das Skalarprodukt bzw. das innere Produkt zweier Vektoren.

Der Bias ß kann gemäß der folgenden Beziehung als Mittelwert über die Seq

abgetasteter Werte Y ₀ , Yi , YN-I des Empfangssignals Y bestimmt werden: j=l...N und wird im dritten Ausgangsregister 313 gespeichert.

Fig. 4 zeigt eine schematische Darstellung eines Prozessors 400 zum Bestimmen einer Phase eines Empfangssignals gemäß einer zweiten Ausführungsform.

Der Prozessor 400 umfasst ein Eingangsregister 401 , ein erstes Parameterregister 403, ein zweites Parameterregister 405, ein drittes Parameterregister 425, ein viertes

Parameterregister 427, einen Zähler 429, ein erstes Ausgangsregister 407, ein zweites Ausgangsregister 409, ein drittes Ausgangsregister 413, ein erstes internes Register 421 , ein zweites internes Register 423, ein drittes internes Register 431 , eine Recheneinheit 41 1 und eine Instruktionseinheit 415. Der Prozessor 31 1 umfasst ferner einen Eingang für ein Taktsignal CLK 420 und einen Eingang für ein Reset-Signal RST 422. Der Prozessor 400 ist eingangsseitig mit einem Eingangsdatenbus 417 und ausgangsseitig mit einem Ausgangsdatenbus 419 gekoppelt.

Das Eingangsregister 401 ist ausgelegt, einen Empfangswert eines mit bekannter Abtastfrequenz f _s abgetasteten Empfangssignals Y zu speichern, wobei das

Empfangssignal Y eine Reaktion auf ein Sendesignal mit einer bekannten Sendefrequenz f _w darstellt.

Das erste Koeffizientenregister 403 ist ausgelegt, einen ersten Fourier-Koeffizienten S zu speichern, der eine lineare Beziehung zwischen dem Empfangssignal Y und einem Phasenrealteil des Empfangssignals Y angibt.

Das zweite Koeffizientenregister 405 ist ausgelegt, einen zweiten Fourier-Koeffizienten C zu speichern, der eine lineare Beziehung zwischen dem Empfangssignal Y und einem Phasenimaginärteil des Empfangssignals Y angibt.

Das ersten Ausgangsregister 407 ist ausgelegt, einen Phasenrealteil U des

Empfangssignals Y bereitzustellen. Das zweite Ausgangsregister 409 ist ausgelegt, einen Phasenimaginärteil V des Empfangssignals Y bereitzustellen. Die Recheneinheit 41 1 ist ausgelegt, den Phasenrealteil U des Empfangssignals Y basierend auf einem gemittelten Produkt des Empfangswertes mit dem Inhalt S des ersten Koeffizientenregisters 403 zu bestimmen. Die Recheneinheit 41 1 ist ausgelegt, den Phasenimaginärteil V des Empfangssignals Y basierend auf einem gemittelten Produkt des Empfangswertes mit dem Inhalt C des zweiten Koeffizientenregisters 405 zu bestimmen.

Die Recheneinheit 41 1 , die hier nur als gestrichelter Kasten angedeutet ist, kann arithmetisch-logische Einheiten zum Ausführen arithmetischer Operationen aufweisen. Sie kann Addierer, Multiplizierer und weitere Einheiten zum Ausführen von

Rechenoperationen aufweisen.

Die Instruktionseinheit 415 ist ausgelegt, ansprechend auf ein Reset-Signal 422 das zweite Koeffizientenregister 405 auf Eins zu setzen und die restlichen Register zu löschen. Die Instruktionseinheit 415 ist ausgelegt, ansprechend auf ein Takt-Signal 420 einen neuen Empfangswert des abgetasteten Empfangssignals Y zu speichern und das erste 403 und zweite 405 Koeffizientenregister mit neuen Koeffizienten S, C zu versorgen.

Die Recheneinheit 41 1 ist ferner ausgelegt, die gemittelten Produkte basierend auf einer zeitlichen Mittelung der abhängig von dem Taktsignal 420 jeweils vorliegenden Produkte aus dem Empfangswert und dem Inhalt S des ersten Koeffizientenregisters 403 bzw. dem Inhalt C des zweiten Koeffizientenregisters 405 zu bestimmen.

Die Instruktionseinheit 415 ist ausgelegt, ansprechend auf das Takt-Signal 420 das zweite Koeffizientenregister 405 mit dem Koeffizienten dC - C - dS - S zu erneuern und das erste Koeffizientenregister 403 mit dem Koeffizienten dC - S + dS C zu erneuern. Hierbei gibt C den Inhalt des zweiten Koeffizientenregisters 405 an, S gibt den Inhalt des ersten Koeffizientenregister 403 an. Ferner gilt: <iC = cos(Q) und dS = sin d) mit Ω = 2TT ^* (f _w /f _s ). Die Werte dC und dS liegen jeweils in dem dritten Parameterregister 425 bzw. dem vierten Parameterregister 427 vor. Das Zählerregister 429 kann einen Zähler speichern zum Abzählen der Mittelwerte der gemittelten Produkte von Y mit S bzw. Y mit C.

Die Instruktionseinheit 415 ist ausgelegt, ansprechend auf das Takt-Signal 420 das erste interne Register 421 mit einem Produkt SY aus dem Inhalt des Eingangsregisters 401 und dem Inhalt S des ersten Koeffizientenregisters 403 zu inkrementieren. Die

Instruktionseinheit 415 ist ausgelegt, ansprechend auf das Takt-Signal 420 das zweite interne Register 423 mit einem Produkt CY aus dem Inhalt des Eingangsregisters 401 und dem Inhalt C des zweiten Koeffizientenregisters 405 zu inkrementieren. Die

Instruktionseinheit 415 ist ausgelegt, die jeweiligen Produkte mit einem Normierungsfaktor normiert in dem ersten 407 beziehungsweise zweiten 409 Ausgangsregister

bereitzustellen.

Das dritte Ausgangsregister 413 ist ausgelegt, einen Bias ß des Empfangssignals Y bereitzustellen. Die Recheneinheit 41 1 ist ferner ausgelegt, den Bias ß des

Empfangssignals Y basierend auf einer zeitlichen Mittelung des Inhalts des

Eingangsregisters 401 zu bestimmen.

Der Prozessor 400 kann in Hardware oder in Software realisiert sein. Der Prozessor 400 kann eine Operationseinheit auf einem Chip bilden oder als Chip realisiert sein. Der Prozessor 400 kann ein digitaler Signalprozessor oder ein MikroController sein. Der Prozessor 400 kann als FPGA, als integrierte Schaltung, als ASIC oder als Teil dieser Bauelemente realisiert sein. Der Prozessor 400 kann in einem Empfänger oder als Teil einer Empfängerschaltung realisiert sein, beispielsweise einem Empfänger 103 wie in Figur 1 dargestellt.

Die Funktionsweise des Prozessors 400 kann wie folgt beschrieben werden.

Nach Einschalten des Prozessors 400 bzw. nach Empfang des Reset-Signals RST 422 wird der Prozessor mit der vorgegebenen Sendefrequenz f _w und der vorgegebenen Abtastfrequenz f _s betrieben. Der Zähler 429 wird entsprechend der Werte von f _w und f _s gesetzt. In einem Ausführungsbeispiel des Prozessors 400 wird die oben genannte Beziehung aus Gleichung (10) eingehalten, d.h. N ist gleich oder ein Vielfaches von f _s : f = — (10)

ggT(f _s , f

Die internen Register 421 , 423, 431 und das erste Parameterregister 403 werden gelöscht. Das zweite Parameterregister 405 empfängt den Wert Eins. Dann wird sukzessive ein Eingangswert im Eingangsregister 401 gespeichert, der zu dem dritten internen Register 431 hinzuaddiert wird. Dann wird das erste interne Register 421 mit dem Produkt Y x S , d.h. dem Produkt der Inhalte des Eingangsregisters 401 und des ersten Koeffizientenregisters 403, inkrementiert; das zweite interne Register 423 wird mit dem Produkt Y χ C , d.h. dem Produkt der Inhalte des Eingangsregisters 401 und des zweiten Koeffizientenregisters 405, inkrementiert. Zugleich wird das erste interne Register 421 entsprechend der Vorschrift S — dC - S + dS C modifiziert und das zweite interne Register 423 entsprechend der Vorschrift C — dC - C - dS - S modifiziert. Hierbei bezeichnen dS und dC Konstanten mit den Werten:

dS = sm( 0) , (19a) dC = cos(Ci) , (19b) mit Ω = 2πσ . (19c)

Der Zähler 429 wird verringert und nur wenn er gelöscht wird, werden die Inhalte der internen Register 421 , 423, 431 , d.h. die Werte

2 2 1

— SY ,—CY ,—Σ _γ

N N N

als U, V und ß in den jeweiligen Ausgangsregistern 407, 409, 413 gespeichert. U, V und ß können dann auch auf den Ausgangsdatenbus 419 übertragen werden.

Danach kann der Prozessor 400 durch Setzen des Reset-Signals 422 zurückgesetzt werden.

Fig. 5 zeigt eine schematische Darstellung eines Prozessors 500 zum Bestimmen einer Phase eines Empfangssignals gemäß einer dritten Ausführungsform. Der Prozessor 500 entspricht dem Prozessor 400 bis darauf, dass er zwei zusätzliche interne Register aufweist, ein viertes internes Register 531 und ein fünftes internes Register 533. Entsprechend sind die Recheneinheit 51 1 und die Instruktionseinheit 515 zur Bearbeitung der damit verbundenen zusätzlichen Aufgaben anders ausgeführt. Das vierte interne Register 531 und ein fünfte interne Register 533 können dazu verwendet werden, Zwischenergebnisse bei der Bestimmung der Produkte Y x S und

F x C zu speichern. So kann das vierte interne Register 531 den Wert S = dC - S + dS C bestimmen, der dann verwendet werden kann, um das erste interne Register 421 entsprechend der Vorschrift S — dC - S + dS C bzw. S — S zu modifizieren.

Das fünfte interne Register 533 kann den Wert C = dC C - dS - S bestimmen, der dann verwendet werden kann, um das zweite interne Register 423 entsprechend der Vorschrift

C ^ dC - C - dS - S bzw. C - C zu modifizieren. Der Prozessor 500 kann in Hardware oder in Software realisiert sein. Der Prozessor 500 kann eine Operationseinheit auf einem Chip bilden oder als Chip realisiert sein. Der Prozessor 500 kann ein digitaler Signalprozessor oder ein MikroController sein. Der Prozessor 500 kann als FPGA, als integrierte Schaltung, als ASIC oder als Teil dieser Bauelemente realisiert sein. Der Prozessor 500 kann in einem Empfänger oder als Teil einer Empfängerschaltung realisiert sein, beispielsweise einem Empfänger 103 wie in Figur 1 dargestellt.

Sowohl der Prozessor 300 gemäß der Beschreibung zu Figur 3 als auch die Prozessoren 400, 500 gemäß der Beschreibung zu den Figuren 4 und 5 eignen sich dazu, das in Fig. 2 beschriebene Verfahren 200 zu implementieren.

Ein Aspekt der Erfindung umfasst auch ein Computerprogrammprodukt, das direkt in den internen Speicher eines digitalen Computers geladen werden kann und

Softwarecodeabschnitte umfasst, mit denen das zu Fig. 2 beschriebene Verfahren 200 ausgeführt werden kann, wenn das Produkt auf einem Computer läuft. Das

Computerprogrammprodukt kann auf einem computergeeigneten Medium gespeichert sein und folgendes umfassen: computerlesbare Programmittel, die einen Computer veranlassen eine Empfangssequenz von mit bekannter Abtastfrequenz f _s abgetasteten Werten eines Empfangssignals zu empfangen 201 , wobei das Empfangssignal (Y) eine Reaktion auf ein Sendesignal mit einer bekannten Sendefrequenz f _w darstellt; eine Sinussequenz und eine Kosinussequenz für jeden Index der Empfangssequenz bereitzustellen 202, die Sinussequenz umfassend Sinuswerte aufeinanderfolgender Vielfacher einer bekannten Kreisfrequenz Ω, die von der Sendefrequenz f _w und der Abtastfrequenz f _s abhängt, und die Kosinussequenz umfassend Kosinuswerte

aufeinanderfolgender Vielfacher der bekannten Kreisfrequenz; und einen Phasenrealteil des Empfangssignals basierend auf einem Skalarprodukt der Empfangssequenz mit der Kosinussequenz und einen Phasenimaginärteil des Empfangssignals basierend auf einem Skalarprodukt der Empfangssequenz mit der Sinussequenz zu bestimmen 203.

Der Computer kann ein PC sein, beispielsweise ein PC eines Computernetzwerks. Der Computer kann als ein Chip, ein ASIC, ein Mikroprozessor, ein Signalprozessor oder allgemein als ein Prozessor realisiert sein und beispielsweise als Prozessor wie in den Figuren 3 bis 5 beschrieben, implementiert sein. Es ist selbstverständlich, dass die Merkmale der verschiedenen beispielhaft hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, außer wenn spezifisch anderweitig angegeben. Wie in der Beschreibung und den Zeichnungen dargestellt müssen einzelne Elemente, die in Verbindung stehend dargestellt wurden, nicht direkt miteinander in Verbindung stehen; Zwischenelemente können zwischen den verbundenen Elementen vorgesehen sein. Ferner ist es selbstverständlich, dass

Ausführungsformen der Erfindung in einzelnen Schaltungen, teilweise integrierten Schaltungen oder vollständig integrierten Schaltungen oder Programmiermitteln implementiert sein können. Der Begriff„beispielsweise" ist lediglich als ein Beispiel gemeint und nicht als das Beste oder Optimale. Es wurden bestimmte Ausführungsformen hierin veranschaulicht und beschrieben, doch für den Fachmann ist es offensichtlich, dass eine Vielzahl von alternativen und/oder gleichartigen Implementierungen anstelle der gezeigten und beschriebenen Ausführungsformen verwirklicht werden können, ohne vom Konzept der vorliegenden Erfindung abzuweichen.

Bezugszeichenliste

100: System 100 zur Messung von Phasenbeziehungen akustischer Wellen in einem Gefäß

101 : Sender

102: Gefäß

103: Empfänger

104: Ultraschallwelle

105: Eingang

107: Ausgang

200 Phasendetektionsverfahren 200

201 1 . Verfahrensschritt: Empfangen

202 2. Verfahrensschritt: Bereitstellen

203 3. Verfahrensschritt: Bestimmen

300 Prozessor, geeignet zum Bestimmen einer Phase eines Empfangssignals 301 N-stufiges Eingangsregister

303 N-stufiges erstes Parameterregister

305 N-stufiges zweites Parameterregister

307 erstes Ausgangsregister

309 zweites Ausgangsregister

31 1 Recheneinheit

313 drittes Ausgangsregister

315 Instruktionseinheit

317 Eingangsdatenbus

319 Ausgangsdatenbus

320 Taktsignal

322 Reset-Signal

400 Prozessor, geeignet zum Bestimmen einer Phase eines Empfangssignals 401 Eingangsregister

403 erstes Parameterregister

405 zweites Parameterregister

407 erstes Ausgangsregister zweites Ausgangsregister

Recheneinheit

drittes Ausgangsregister

Instruktionseinheit

Eingangsdatenbus

Ausgangsdatenbus

Taktsignal

Reset-Signal

erstes internes Register

zweites internes Register

drittes internes Register

drittes Parameterregister

viertes Parameterregister

Zähler

Prozessor, geeignet zum Bestimmen einer Phase eines Empfangssignals

Recheneinheit

Instruktionseinheit

viertes internes Register

fünftes internes Register