Die zunehmende Verdichtung insbesondere in der Hardware für Datenspeicherungen und Datenverarbeitung erfordert möglichst kompakte Halbleitermodule bei minimalem Raumbedarf. Eine Mög- lichkeit bietet das Stapeln von Halbleiterchips und/oder Halbleiterbauteilen zu einem Halbleitermodulstapel. Jedoch besteht ein Optimierungsproblem darin, dass die Komponenten eines gestapelten Halbleitermoduls raumsparend untereinander zu verdrahten sind. Die bisher bekannten Verdrahtungslösungen arbeiten mit Flipchip-Kontaktverbindungen und/oder mit Bond- verbindungen, welche einen erheblichen Raumbedarf haben. Wei- tere Verbindungstechniken sehen zwischen den zu stapelnden Komponenten Umverdrahtungsplatten vor, um die Verdrahtung ei- nes Chipstapels zu lösen, sodass ebenfalls der Raumbedarf hoch ist. Hinzu kommt, dass konventionelle Lösungen Randbe- dingung und Größenbedingung an die zu stapelnden Komponenten stellen, was eine frei wählbare Verdrahtung und das Stapeln von Halbleiterchips beliebiger Flächengrößen zu Halbleiter- bauteilen behindert.

Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit einem Stapel aus Halbleiterchips zu schaffen, wobei die Halbleiter- chips eine unterschiedliche Größe aufweisen und dennoch eine

zuverlässige, raumsparende elektrische Verbindung zwischen den gestapelten Halbleiterchips gewährleistet wird.

Diese Aufgabe wird mit dem Gegenstand der unabhängigen An- sprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.

Erfindungsgemäß wird ein Halbleiterbauteil aus einem Stapel von Halbleiterchips geschaffen, wobei die Halbleiterchips des Halbleiterchipstapels stoffschlüssig aufeinander fixiert an- geordnet sind. Dazu weisen die Halbleiterchips Kontaktflächen auf, die sich bis an die Kanten der Halbleiterchips erstre- cken. Zusätzlich erstrecken sich Leitungsabschnitte von min- destens einer Oberkante zu einer Unterkante der Randseiten der Halbleiterchips, welche die Kontaktflächen der Halblei- terchips des Halbleiterchipstapels elektrisch verbinden.

Durch die stoffschlüssige Verbindung zwischen den Halbleiter- chips und des Stapels wird der Raumbedarf minimiert auf die Dicke der Halbleiterchips, zumal derartige, stoffschlüssige, flächige Verbindungen zwischen den Halbleiterchips nur wenige Mikrometer in Anspruch nehmen. Die Dicke des Halbleiterchip- stapels kann weiterhin durch Dünnen der gestapelten Halblei- terchips weiter vermindert werden. Durch das Heranführen der Kontaktflächen auf der aktiven Oberseite der Halbleiterchips bis an die Kanten des jeweiligen Halbleiterchips wird gewähr- leistet, dass die auf den Randseiten angeordneten Leitungsab- schnitte einen sicheren elektrischen Kontakt zwischen den Kontaktflächen eines oberen Halbleiterchips und den Kontakt- flächen eines darunter angeordneten Halbleiterchips herstel- len können. Dazu müssen die beiden zu verbindenden Kontakt- flächen nicht unmittelbar übereinander angeordnet sein, da die Leitungsabschnitte auf den Randseiten der Halbleiterchips

auch Strukturen ermöglichen, bei denen die Kontaktflächen ei- nes oberen und eines unteren Halbleiters gegeneinander ver- setzt angeordnet sind.

Die auf den Randseiten der Halbleiterchips sich erstreckende Leitungsabschnitte limitieren nicht die freie Wählbarkeit der Chipgrößen, die miteinander zu verbinden sind. So können in einer bevorzugten Ausführungsform der Erfindung die Halblei- terchips unterschiedliche Chipgrößen aufweisen. In dem Fall können die Leitungsabschnitte die zwei Kontaktflächen von zwei Chips unterschiedlicher Flächengrößen miteinander ver- binden auf Randbereichen der aktiven Oberseite der Halblei- terchips oder auf Randbereichen der Rückseiten der Halblei- terchips derart geführt sein, dass nahezu beliebige Größenun- terschiede zwischen den Halbleiterchips vorherrschen können und durch die Leitungsführung überwunden werden. Ein weiterer Vorteil dieser Erfindung ist es, dass auch alternierend, großflächige und kleinflächige Halbleiterchips übereinander gestapelt sein können, da die Leitungsabschnitte entlang der Randseiten, der Oberseiten und der Rückseiten der Halbleiter- chips beliebig geführt werden können.

Durch die Verlegung der Kontaktflächen an die Kanten der Halbleiterchips ist eine derartige Verdrahtung auf den Rand- seiten der Halbleiterchips und damit auf den Randseiten des Halbleiterbauteils in Kombination mit Verdrahtungen auf nicht bedeckten aktiven Oberseiten und Rückseiten der Halbleiter- chips möglich. Die Flexibilität dieser Leitungsführung, die sich auf die Randseiten eines Halbleiterchipstapels be- schränkt, hat den Vorteil gegenüber herkömmlichen Lösungen, dass die Halbleiterchips vollflächig, ohne Rücksicht auf ir- gendwelche Flipchip-Kontakte oder Kontaktanschlussflächen o- der Umverdrahtungsplatten, auf minimalem Raum aufeinander ge-

klebt, gelötet oder diffusionsgelötet werden können. Damit werden Stapel aus Halbleiterchips möglich, bei denen das Ü- bersprechen minimiert ist und das Rückkoppeln von Signalen über parasitäre Induktivitäten unterbunden bleibt.

Auch ist es möglich, dass die Halbleiterchips eine unter- schiedliche Anzahl von Kontaktflächen an ihren Kanten aufwei- sen. Entsprechend wird dann ein Verdrahtungsplan vorgesehen, der dieser unterschiedlichen Anzahl von Kontaktflächen Rech- nung trägt.

Im Gegensatz zu Bonddrähten oder Flipchip-Kontakten sind die elektrisch leitenden Leitungsabschnitte auf die Halbleiter- chipkanten, den Halbleiterrandseiten, den Halbleiterobersei- ten und/oder den Halbleiterrückseiten haftend angeordnet. So- mit ist die Raumersparnis optimal, da keinerlei Bondschleifen oder andere Abstände durch beispielsweise Flipchip-Kontakte den Raumbedarf vergrößern. Somit stellt das erfindungsgemäße Halbleiterbauteil mit einem Stapel von Halbleiterchips eine bisher nicht erreichte höchste Verdichtung, insbesondere in der Hardware für Datenspeicherungen und Datenverarbeitung, dar.

Um eine derartige Leitungsführung zu erreichen, weisen die Leitungsabschnitte einen anhaftenden Kunststofflack auf, der mit metallischen Nanopartikeln gefüllt ist und elektrisch leitet, sobald die Nanopartikel zu Leitungsabschnitten zusam- mengeschweißt oder-geschmolzen sind. Dazu ist der mit Nano- partikeln gefüllte Kunststofflack in einem Lösungsmittel lös- lich, und kann an den Stellen, an denen nicht Leitungsab- schnitte entstehen, von den Seitenrändern, den Oberseiten, den Randseiten und den Rückseiten der Halbleiterchips abge- löst werden. Zur Verdichtung der Nanopartikel zu Leitungsab-

schnitten können Laserschreibgeräte eingesetzt werden, die mit ihrem Laserstrahl einerseits die Nanopartikel verdichten und zusammenschmelzen und andererseits den Kunststofflack verdampfen.

Eine Strukturierung ist auch photolithographisch möglich, wenn der Kunststofflack entsprechende Eigenschaften besitzt, jedoch muss anschließend die Leiterbahn mit den kunststoff- eingebetteten Nanopartikeln nochmal extra behandelt werden, um die Nanopartikel miteinander zu verschmelzen. Ferner ist es möglich, anstelle einzelner, einschichtiger Leiterbahnab- schnitte auf den Randseiten des Stapels auch mehrlagige Um- verdrahtungsschichten vorzusehen, bei denen sich Nanopartikel gefüllte, elektrisch leitende und strukturierte Kunststoff- lackschichten und dazwischen angeordnete Isolationsschichten auf den Randseiten der Halbleiterchips abwechseln. Somit ist es möglich, komplexe Schaltungsmuster auf den Randseiten des Halbleiterchipstapels unterzubringen, die mit herkömmlicher Bonddrahttechnologie oder mit herkömmlicher Flipchip- Technologie nicht realisierbar sind.

Ein Verfahren zur Herstellung eines Halbleiterbauteils mit einem Stapel aus Halbleiterchips, weist die nachfolgenden Verfahrensschritte auf.

Zunächst werden Halbleiterchips hergestellt mit Kontaktflä- chen, die sich bis an die Kanten des jeweiligen Halbleiter- chips erstrecken. Anschließend wird eine stoffschlüssige Fi- xierung der Halbleiterchips übereinander zu einem Stapel durchgeführt. Danach kann dieser kompakte Stapel aus Halblei- terchips mit einer Schicht aus mit einem mit Nanopartikeln gefüllten Kunststofflack umhüllt werden. Abschließend wird dann diese äußere leitende Hüllenschicht zu Leiterbahnab-

schnitten zwischen den Kontaktflächen aufeinander gestapelten Halbleiterchips strukturiert.

Dieses Verfahren hat den Vorteil, dass damit die bisher höchstmögliche Verdichtung, insbesondere in der Hardware für Datenspeicher und Datenverarbeitung, möglich wird. Dabei ist von besonderem Vorteil, dass die Kontaktflächen nicht mehr im Randbereich einer Oberseite eines Halbleiterchips angeordnet werden, sondern bis an die Kanten des Halbleiterchips heran- reichen. Somit können diese Kanten der Kontaktflächen nach dem stoffschlüssigen Fixieren der Halbleiterchips übereinan- der durch die umhüllende leitende Schicht zunächst über die Nanopartikel kurzgeschlossen werden. Diese Leitung kann dann strukturiert werden, und dieser Strukturierung stehen alle Freiheitsgrade einer dreidimensionalen Verdrahtung zur Verfü- gung, sodass vorteilhafterweise der Stapel aus Halbleiter- chips verschiedene Halbleiterchipgrößen aufweisen kann und keine Größenstufung vorgesehen werden muss, wie dass bei her- kömmlichen Technologien zum Stapeln von Halbleiterchips Vor- aussetzung ist, um das oberste Halbleiterchip mit dem unters- ten Halbleiterchip eines Stapels zu verdrahten.

Das Aufbringen der Schicht, aus mit Nanopartikeln gefüllten Kunststofflack auf den Halbleiterstapel, kann mittels einer Sprühtechnik erfolgen. Derartige Sprühtechniken sorgen für einen relativ gleichmäßigen Auftrag des mit Nanopartikeln ge- füllten Kunststofflackes, der dann zu Leitungsabschnitten strukturiert wird.

Bei einer weiteren bevorzugten Durchführung des Verfahrens wird der Halbleiterstapel zum Umhüllen mit einer Schicht aus Kunststofflack in ein Bad aus mit Nanopartikeln gefülltem Kunststofflack eingetaucht. Der Vorteil einer derartigen

Tauchtechnik ist es, dass eine Massenproduktion und ein Mas- senbeschichten des Halbleiterstapels möglich wird, jedoch sind die dabei erreichten Dicken wesentlich höher, als bei der Sprühtechnik.

Für das Strukturieren des mit Nanopartikeln gefüllten Kunst- stofflackes wird ein Laserablationsverfahren eingesetzt, das einerseits den Kunststofflack verdampft und andererseits die Nanopartikel zu Leiterbahnen verschweißt. Dort wo kein Laser- abtrag des Kunststofflackes, und damit auch kein Verschweißen der Nanopartikel, stattfindet, kann der mit Nanopartikeln ge- füllte Kunststofflack durch entsprechende Lösungsmittel abge- löst oder abgewaschen werden.

Prinzipiell ist es auch möglich, dass das Strukturieren der mit Nanopartikeln gefüllten Schicht aus Kunststofflack zu Leiterbahnabschnitten mittels der Photolithographieverfahren durchzuführen. Hier kann aufgrund der stark strukturierten Seitenränder der aufeinander gestapelten Halbleiterchips bei- spielsweise mit einer Projektionsphotolithographie erfolg- reich gearbeitet werden.

Schließlich ist es möglich, die Leiterbahnabschnitte nicht in Form einer Umhüllung und einer anschließenden Strukturierung einer Schicht zu erreichen, sondern sie von vornherein selek- tiv mittels Präzisionsspritztechniken aufzubringen. Bei die- sen Präzisionsspritztechniken wird ein wenige Mikrometer fei- ner Stahl aus Kunststofflack, der mit Nanopartikeln gefüllt ist, auf die Randseiten des Halbleiterchipstapels gespritzt.

Damit werden praktisch die Leiterbahnabschnitte auf den Rand- seiten des Halbleiterstapels gezeichnet.

Ist die Verbindungsdichte zwischen den gestapelten Halblei- terchips zu erhöhen, so ist es auch möglich mehrlagige Lei- terbahnabschnitte im Wechsel mit Isolationsschichten auf den Halbleiterstapel entweder selektiv oder mithilfe des Laserab- tragsverfahrens oder mithilfe der Photolithographie zur Bear- beitung aufzubringen. Mit dieser Verfahrensvariante kann die Anzahl der Leitungsabschnitte, welche die Kontaktflächen der einzelnen Halbleiterchips auf einem Halbleiterchipstapel ver- binden, in vorteilhafterweise beliebig erhöht werden.

Zusammenfassend ist festzustellen, dass durch die Erfindung eine Herstellung von gestapelten Halbleiterchips mit kleinst- möglicher räumlicher Verdrahtung und mit Geometrie unabhängi- gen Chipgrößen realisierbar ist. Damit werden teure Um- verdrahtungsplatten zwischen den gestapelten Halbleiterchips vermieden. Auch Zwischenkontaktlagen, wie beispielsweise Flipchip-Kontakte oder Bonddrahtverbindungen, werden mit der vorliegenden Erfindung überflüssig. Dazu werden die Kontakt- flächen der Halbleiterchips bis nach außen an die Halbleiter- chipkanten geführt. Dies kann bereits im Frontend oder mit einer dünnen auf die aktive Oberseite der Halbleiterchips aufzubringenden Umverdrahtungslage erfolgen.

Anschließend werden die zu stapelnden Halbleiterchips mitein- ander stoffschlüssig verbunden. Dies kann durch einen Klebe- prozess oder einen Lötprozess oder einen Diffusionslötprozess erfolgen. Dieser Chipverbund als Halbleiterchipstapel wird danach in eine mit elektrisch leitfähigen metallischen oder metallisch beschichteten Nanopartikeln gefüllte Lösung ge- taucht oder alternativ wird diese Lösung auf den Stapel aus Halbleiterchips aufgesprüht. Anschließend können die Partikel mittels Laserbeschuss strukturiert und zu Leiterbahnen zusam- mengeschmolzen werden. Die überschüssige Partikellösung, die

nicht zu Leiterbahnen zusammengebracht wurde, wird danach durch entweder Abwaschen oder Eintauchen in ein geeignetes Lösungsmittel entfernt.

Auch sind auf diese Weise mehrlagige Umverdrahtungsstrukturen herstellbar und können durch zusätzlich Prozessschritte durch Einbringen von entsprechenden Isolationsschichten aus einem Dielektrikum aufgebracht werden. Notwendige Durchkontaktie- rungen zu den aktiven Oberseiten der Halbleiterchips können ebenfalls mittels Laserabtrag freigelegt werden und anschlie- ßend kann erneut über eine Nanopartikellösung eine leitende Verbindung aufgebracht und strukturiert werden. Zum Abschluss kann der Halbleiterchipstapel auch auf einen Basischip oder auf einen entsprechenden Träger aufgebracht werden oder an seinen Außenseiten mit Außenkontakten versehen werden.

Wenn zum Schutz des Halbleiterchipstapels und der Kontaktflä- chen, sowie der Umverdrahtung aus Nanopartikeln eine schüt- zende Kunststoffkappe vorzusehen ist, so können billigere und höher viskose Pressmassen als bisher bei dem Moldprozess vor- gesehen werden, zumal der Halbleiterchipstapel einen stabilen und kompakten Halbleiterkörper bildet. Bei dieser Art der Stapelung entfallen sämtliche Drahtverbindungen. Insbesondere lassen sich sehr dünne Gehäuse zuverlässig realisieren, da der Raumbedarf für Drähte, für Höckerkontakte oder für Flip- chip-Kontakte entfällt.

Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.

Figur 1 zeigt einen schematischen Querschnitt durch ein Bau- teil mit einem Halbleiterchipstapel einer ersten Aus- führungsform der Erfindung ;

Figur 2 zeigt eine schematische Draufsicht auf ein Halblei- terbauteil mit einem Halbleiterchipstapel einer zwei- ten Ausführungsform der Erfindung ; Figur 3 zeigt einen schematischen Querschnitt durch vier auf- einander gestapelte Halbleiterchips zur Herstellung eines Halbleiterbauteils mit einem Halbleiterchipsta- pel einer dritten Ausführungsform der Erfindung ; Figur 4 zeigt den schematischen Querschnitt des Halbleiter- chipstapels der Figur 3 nach Umhüllen des Halbleiter- chipstapels mit einer Nanopartikel aufweisenden Schicht ; Figur 5 zeigt eine Seitenansicht des Halbleiterbauteils der dritten Ausführungsform der Erfindung nach Struktu- rieren der Nanopartikel aufweisenden Schicht, die in Figur 4 gezeigt wird ; Figur 1 zeigt einen schematischen Querschnitt durch ein Halb- leiterbauteil 14 mit einem Halbleiterchipstapel (100) einer ersten Ausführungsform der Erfindung. Der Halbleiterchipsta- pel 100 weist einen unteren Halbleiterchip 1 und einen darauf gestapelten oberen Halbleiterchip 2 auf. Die Halbleiterchips 1, 2 weisen Oberseiten 11, Rückseiten 12 und Randseiten 10 auf. In dieser ersten Ausführungsform der Erfindung ist die Oberseite 11 des unteren Halbleiterchips 1, welche die akti- ven Halbleiterelemente einer integrierten Schaltung trägt, mit der Rückseite 12 des oberen Halbleiterchips 2 stoff- schlüssig verbunden. Die Oberseiten 11 der Halbleiterchips 1 und 2 weisen Kontaktflächen 5 auf, die sich bis an die Kanten 6 der Oberseiten 11 der Halbleiterchips 1 und 2 erstrecken.

Diese Kanten, die hier die Kontaktflächen 5 aufweisen, werden im folgenden Oberkanten 8 genannt und die Kanten, die sich zwischen den Randseiten 10 und der Rückseite 12 der Halblei- terchips 1 und 2 ausbilden, werden im Folgenden als Unterkan- ten 9 gekennzeichnet. Der Stapel 100 aus Halbleiterchips 1 und 2 ist von einer Isolationsschicht 16 auf seinen Oberflä- chen bedeckt und weist im Bereich der Kontaktflächen 5 Fens- ter 18, sowohl auf den Randseiten 10, als auch auf den Ober- seiten 11 auf, sodass auf diese Kontaktflächen an den Kanten 6 zugegriffen werden kann.

Auf dieser Isolationsschicht 16 mit Fenstern 18 zu den Kon- taktflächen 5 ist eine strukturierte Schicht 15 aus mit Nano- partikeln gefülltem Kunststofflack aufgebracht, die in dieser Ausführungsform der Erfindung zur Unterseite des Halbleiter- stapels 100 Kontaktfenster 19 aufweist, über die auf die e- lektrisch leitende Schicht 15 aus mit Nanopartikeln gefülltem Kunststofflack zugegriffen werden kann. Auf der strukturier- ten leitenden Schicht 15 ist eine weitere Isolationsschicht 17 aufgebracht. Auf dieser zweiten Isolationsschicht 17 kön- nen, falls es erforderlich ist, weitere leitende Schichten 15 aus mit Nanopartikeln gefülltem Kunststofflack im Wechsel mit Isolationsschichten 16,17 aufgebracht werden und somit kön- nen die Randseiten 10, die Oberseiten 11 und die Rückseiten 12 des Halbleiterchips 1 oder 2 des Halbleiterchipstapels 100 mit einer mehrlagigen Umverdrahtungsstruktur 23 beschichtet sein.

Die elektrisch leitende Schicht 15 ist derart strukturiert, dass sich Leitungsabschnitte 7 bilden, die beispielsweise, wie es in Figur 1 gezeigt wird, eine Außenkontaktfläche 20 auf der Unterseite des Halbleiterchipstapels 100 über die

Randseiten 10, sowie die Oberseiten 11 mit den Kontaktflächen 5 auf dem ersten und auf dem zweiten Halbleiterchip verbinden können. Diese Leitungsabschnitte entstehen dadurch, dass auf die erste Isolationsschicht 16 ein mit Nanopartikeln gefüll- ter Kunststofflack aufgebracht wird, der mittels Laserabtrag aufgeheizt wird, wobei die Lackkomponente sich verflüchtigt, während die Nanopartikel zu Leitungsabschnitten 7 verdichtet werden.

Derartige Leitungsabschnitte 7 können sich von der Unterseite des Halbleiterchipstapels 100 bis zur Oberseite 11 des Halb- leiterchipstapels 100 erstrecken und dabei die Kontaktflächen 5 von beiden Halbleiterchips 1, 2 miteinander verbinden, ohne dass Durchätzungen durch die Halbleiterchips erforderlich werden. Die nicht zu Leitungsabschnitten 7 strukturierten Be- reiche des mit Nanopartikeln gefüllten Kunststofflackes kön- nen in einem Lösungsbad aufgelöst und entfernt werden. Durch den Laserabtrag wird es möglich, sowohl auf der Unterseite des Halbleiterchipstapels 100, als auch auf den Oberseiten 11 der Halbleiterchips 1 und 2 des Halbleiterchipstapels 100, sowie auf den Randseiten 10 entsprechende Leitungsabschnitte 7 zu realisieren.

Die Kontaktfenster 19, auf der Unterseite des Halbleiterchip- stapels 100, sind in dieser Ausführungsform mit einer Außen- kontaktfläche 20 belegt, die einen Außenkontakt 21, der hier gestrichelt gezeigt ist, tragen können. Zur Verdeutlichung der Erfindung sind die Dimensionen nicht maßstabsgerecht, so kann beispielsweise die Beschichtung der Rückseiten 12, Rand- seiten 10 und Oberseiten 11 des Halbleiterchipstapels 100 von einem System aus einer Isolationsschicht 16, einer Leitungs- schicht 15 und einer weiteren Isolationsschicht 17 eine Dicke d aufweisen, die nur wenige Mikrometer beträgt.

Die Halbleiterchips weisen eine Dicke D auf, die zwischen 50 um und 700 um liegen kann. Die stoffschlüssige Verbindungs- schicht 22 kann einen Klebstoff oder ein Lötmaterial aufwei- sen in einer Dicke w, die ebenfalls nur wenige Mikrometer be- trägt. Gegenüber diesen Dickenmaßen sind die Flächenmaße der Halbleiterchips wesentlich größer und können Dimensionen im Zentimeterbereich aufweisen. Die Kontaktflächen 5 auf den ak- tiven Oberseiten 11 der Halbleiterchips 1 und 2 sind hingegen ebenfalls nur mehrere 10 um groß und können aufgrund der er- findungsgemäßen Leitungsabschnitte 7 aus nanogefülltem Kunst- stofflack weiterhin auf wenige Mikrometer im Quadrat verklei- nert werden, womit eine hohe Dichte bei geringem Rastermaß bzw. geringer Schrittweite zwischen den Kontaktflächen 5 er- reichbar ist.

Figur 2 zeigt eine schematische Draufsicht auf ein Halblei- terbauteil 24 mit einem Halbleiterchipstapel 200 einer zwei- ten Ausführungsform der Erfindung. Diese Draufsicht zeigt drei aufeinander gestapelte Halbleiterchips 1, 2 und 3. Dabei nimmt die Größe der Oberseiten 11 der Halbleiterchips 1 bis 3 von 1 nach 3 ab, sodass das oberste Halbleiterchip 3 die kleinste Fläche aufweist und das unterste Halbleiterchip 1 die größte Fläche besitzt. Diese nach unten hin zunehmende Größe der Halbleiterchips 1 bis 3 wurde in dieser Ausfüh- rungsform gewählt, um mithilfe der Draufsicht die Umverdrah- tungsstruktur 23 eines derartigen Halbleiterchipstapels 200 zu zeigen. Dabei verlaufen die Leitungsabschnitte 7 teilweise auf den Oberseiten 11 der Halbleiterchips und teilweise auf den Randseiten 10 der Halbleiterchips.

Die Kontaktflächen 5 reichen wiederum bei jedem der Halblei- terchips 1 bis 3 bis an die Kanten 6 heran, womit eine drei-

dimensionale Verdrahtung möglich wird. Die Abnahme der Größe der Oberseiten 11 der Halbleiterchips 1 bis 3 von dem unters- ten Halbleiterchip 1 bis zum obersten Halbleiterchip 3 ist bei der erfindungsgemäßen Umverdrahtungsstruktur 23 nicht zwingend erforderlich, da mithilfe beispielsweise des Laser- abtragsverfahrens auch die Rückseiten, -wie es bereits die Figur 1 mit der Rückseite 12 des Halbleiterchips 1 zeigt-, der Halbleiterchips mit Leitungsabschnitten 7 versehen sein können. Das bedeutet, dass die Halbleiterchips 1 bis 3 im Prinzip eine beliebige Größe bei der Reihenfolge der Stape- lung bei dieser neuen Verdrahtungstechnik aufweisen können, wie es in den nachfolgenden Figuren gezeigt wird.

Die Figuren 3 bis 5 zeigen Stufen der Herstellung eines Halb- leiterbauteils mit einem Halbleiterchipstapel einer dritten Ausführungsform der Erfindung.

Figur 3 zeigt dazu einen schematischen Querschnitt durch vier aufeinander gestapelte Halbleiterchips 1 bis 4 zur Herstel- lung eines Halbleiterbauteils 34 mit einem Halbleiterstapel 300 dieser dritten Ausführungsform der Erfindung. Von den vier aufeinander gestapelten Halbleiterchips 1 bis 4 weist der unterste Halbleiterchip 1 die größte aktive Oberseite 11 auf. Der auf dem Halbleiterchip 1 mit seiner Rückseite 12 ge- stapelte Halbleiterchip 2 weist eine demgegenüber kleinere aktive Oberseite 11 auf, sodass der dritte Halbleiterchip 3 über die Randseiten 10 des zweiten Halbleiterchips 2 hinaus- ragt. Auf dem dritten Halbleiterchip 3 ist wiederum ein Halb- leiterchip 4 mit einer kleineren aktiven Oberseite 11 ange- ordnet.

Die Halbleiterchips 1, 2,3 und 4 sind stoffschlüssig mittels eines Klebstoffs über die Verbindungsschichten 22 verbunden.

Während die Kontaktflächen 5 der aktiven Oberseiten 11 der Halbleiterchips 1, 3 und 4 frei zugänglich sind, ist von den Kontaktflächen 5 des Halbleiterchips 2 die Oberseite 11 be- deckt, jedoch aufgrund der erfindungsgemäßen Heranführung der Kontaktflächen 5 an die Randseiten 10 des Halbleiterchips 2 sind die Randseiten 10 der Kontaktflächen 5 auch vom Halblei- terchip 2 kontaktierbar.

Ein derartig vorbereiteter Halbleiterchipstapel 300 kann nun mit einer elektrisch leitenden Schicht belegt werden.

Figur 4 zeigt einen schematischen Querschnitt eines Halblei- terchipstapels 300, der in Figur 3 gezeigt wird, nach Umhül- len des Halbleiterchipstapels 300 mit einer Nanopartikel auf- weisenden Schicht 15. Diese Nanopartikel aufweisende Schicht 15 wird auf sämtliche Außenseiten des Halbleiterchipsstapels 300 aufgesprüht, indem ein Kunststofflack, der mit elektrisch leitenden Nanopartikeln gefüllt ist, aufgespritzt wird, oder indem der Halbleiterchipstapel in ein Bad mit einem Kunst- stofflack, der gefüllte Nanopartikel aufweist, eintaucht.

Nach dem Trocknen des Lackes unter Vorhärten des Lackes kann dann diese Nanopartikel aufweisende Schicht 15 strukturiert werden.

Figur 5 zeigt eine Seitenansicht des Halbleiterbauteils 34 nach Strukturieren der Nanopartikel aufweisenden Schicht 15 gemäß Figur 4. Das Strukturieren des Halbleiterchipstapels 300 zu einem Halbleiterbauteil 34 wurde in der dritten Aus- führungsform der Erfindung dadurch erreicht, dass ein Laser- strahl entlang der Spuren geführt wurde, die in Figur 5 schwarz gekennzeichnet sind. Dabei werden die Nanopartikel miteinander kontaktiert bis hin zum Verschweißen, während der Kunststofflack gleichzeitig verdampft. Dabei entstehen, wie

in der Seitenansicht der Figur 5 gezeigt, Leiterbahnen 25 bis 33, die in unterschiedlicher Leiterbahnführung die unter- schiedlichen Kontaktflächen 5 der Halbleiterchips 1 bis 4 un- tereinander bzw. miteinander verbinden. Die Kontaktflächen 5 des zweiten Halbleiterchips 2 des Halbleiterchipstapels 300 werden bei der Strukturierung auf ihren Randseiten 10 kontak- tiert, zumal der Halbleiterchip 2, wie in Figur 4 gezeigt ist, kleiner ist als der darüber angeordnete Halbleiterchip 3. Damit ist die erfindungsgemäße Umverdrahtungstechnik in der Lage auch elektrische Verbindungen zu Kontaktflächen 5 zu schaffen, von denen nur ihr Querschnitt für den elektrischen Anschluss an eine Leiterbahn 7 zur Verfügung steht. Die Lei- terbahnen 7 auf der Rückseite 12 des Halbleiterchips 3 werden bei dieser Stapelung der Halbleiterchips 1 bis 4 mit einer Umlenkoptik für einen Laser realisiert.

Es lassen sich mit dieser Technik die unterschiedlichsten Strukturen verwirklichen, wie es mit den hier gezeigten un- terschiedlichen Leiterbahnen 25 bis 33 gezeigt wird. So kön- nen sich die Leiterbahnen verzweigen, wie es mit den Leiter- bahnen 25,26 und 27 gezeigt wird, oder sie werden zusammen- geführt, wie es die Leiterbahnen 28,30 und 31 zeigen. Oder sie dienen lediglich dazu, zwischen mehreren Halbleiterchips 1 bis 4 eine Verbindung herzustellen, wie es beispielsweise die Leiterbahnen 29,32 und 33 dieser Seitenansicht zeigen.

Ein derartiges einfaches Verdrahtungsmuster, das mit relativ preiswerten Fertigungsverfahren herstellbar ist, ist nur da- durch möglich, dass einerseits ein Nanopartikel aufweisender Kunststofflack eingesetzt wird und andererseits die Kontakt- flächen der einzelnen Halbleiterchips 1 bis 4 bis an die Kan- ten des jeweiligen Halbleiterchips 1 bis 4 heran geführt wer- den.