本发明涉及半导体领域， 尤其涉及半导体器件及其制造方法， 更具体地， 涉及 一种具有牺牲金属去氧侧墙的栅极堆叠的制造 方法和一种具有利用所述方法制造出 的栅极堆叠结构的半导体器件。 背景技术

传统的 CMOSFET (互补金属氧化物半导体场效应晶体管）的制� �工艺包括先栅 (Gate-First)工艺和后栅（Gate-Last)工艺。在 32nm工艺和更高级的工艺中， 广泛采 用了具有低等效氧化物厚度 （EOT) 的高 K电介质 /金属栅极电极堆叠结构。 高 K电 介质与衬底沟道 （通常采用半导体衬底） 之间的界面层使得要想获得 EOT<lrm变得 非常困难， 因为界面层本身的 EOT为大约 4A。 在传统的 CMOSFET工艺中， 采用了 牺牲金属层（如 Ta、 Ti等）， 置于高 K电介质和金属栅极电极之间来去除电介质薄� � 中的氧元素。 利用这种方法， 可以实现具有较低的 EOT的栅极堆叠结构。

图 1是示出了根据传统的先栅工艺制造的半导体� �件的示意图。 如图 1所示， 根据传统工艺制造的半导体器件主要包括： 半导体衬底 100、 STI (浅沟槽隔离） 110、 界面氧化物层 120、 高 K介电层 130、 牺牲金属去氧层 140和金属栅电极 150， 其中 STI 110形成在半导体衬底 100中， 用于实现栅极与源极 /漏极之间的隔离； 界面氧化 物层 120形成在半导体衬底 100上， 高 K介电层 130形成在界面氧化物层 120上， 牺 牲金属去氧层 140形成在高 K介电层 130上，金属栅电极 150形成在牺牲金属去氧层 140上， 由此， 界面氧化物层 120、 高 K介电层 130、 牺牲金属去氧层 140和金属栅 电极 150形成了半导体器件的栅极堆叠结构。 在图 1所示的半导体器件中， 牺牲金属 去氧层 140位于高 K介电层 130和金属栅电极 150之间。 在退火和 /或其他工艺步骤 之后，牺牲金属去氧层 140将去除高 K介电层 130中的氧元素， 而转变成金属氧化物 电介质。 设置牺牲金属去氧层 140的目的在于： 消耗栅极堆叠结构中的氧元素， 从而 减少衬底所消耗的氧元素， 由此使 EOT最小。

但是， 无论是对于先栅工艺还是后栅工艺， 传统的 CMOSFET制造工艺仍然存 在下述缺点：

1、 由于在通过去氧反应去除电介质层 （高 K介电层 130) 中的氧元素之后， 牺 牲金属层（牺牲金属去氧层 140)将转变成金属氧化物层（电介质层）， 而这一层也将 被计算为 EOT中的一部分， 从而导致 EOT增加； 以及

2、 牺牲金属层可能并未完全转变成金属氧化物 （电介质层） （例如， 由于氧元 素并不足以牺牲金属层的完全转变）， 在这种情况下， 可能导致金属氧化物 （电介质 层） 厚度的不同， 而使得不同的器件可能具有不同的功函数。 发明内容

考虑到传统工艺的上述缺陷， 本发明提出了一种具有牺牲金属去氧侧墙的栅 极 的制造方法， 其中以牺牲金属侧墙取代传统工艺中的牺牲金 属层， 沿栅极堆叠结构的 侧壁设置， 以用作牺牲金属去氧侧墙。 本发明的栅极堆叠制造方法可以用于先栅工艺 和后栅工艺。 此外， 本发明还提出了一种具有利用所述方法制造出 的栅极的半导体器 件。

根据本发明的第一方案， 提出了一种具有牺牲金属去氧侧墙的栅极堆叠 的制造 方法， 包括： 在半导体衬底上形成由界面氧化物层、 高 K介电层和金属栅电极上构成 的栅极堆叠结构； 保形地沉积覆盖所述半导体衬底和所述栅极堆 叠结构的金属层； 以 及对所述金属层进行选择性刻蚀处理， 去除覆盖所述栅极堆叠结构顶部和所述半导体 衬底的所述金属层， 仅保留在所述栅极堆叠结构的外周围绕所述栅 极堆叠结构的牺牲 金属去氧侧墙。

优选地， 根据本发明的第一方案所述的具有牺牲金属去 氧侧墙的栅极堆叠的制 造方法还包括： 保形地沉积覆盖所述栅极堆叠结构顶部、 所述牺牲金属去氧侧墙顶部 和所述半导体衬底的电介质层； 以及对所述电介质层进行选择性刻蚀处理， 去除覆盖 所述栅极堆叠结构顶部、 所述牺牲金属去氧侧墙顶部和所述半导体衬底 的所述电介质 层， 仅保留在所述牺牲金属去氧侧墙的外周围绕所 述牺牲金属去氧侧墙的电介质侧

¾ o

优选地， 在保形地沉积所述金属层之后， 在对所述金属层进行选择性刻蚀处理 之前， 根据本发明的第一方案所述的具有牺牲金属去 氧侧墙的栅极的制造方法还包 括： 保形地沉积覆盖所述金属层的电介质层； 以及对所述电介质层进行选择性刻蚀处 理， 去除覆盖所述金属层顶部的所述电介质层， 仅保留在牺牲金属去氧侧墙的外周围 绕所述牺牲金属去氧侧墙的电介质侧墙。

优选地， 根据本发明的第一方案所述的具有牺牲金属去 氧侧墙的栅极堆叠的制 造方法还包括：在完成去氧反应过程后，全部 去除或部分去除所述牺牲金属去氧侧墙， 或者在完成去氧反应过程后， 全部去除或部分去除所述牺牲金属去氧侧墙和 所述电介 质侧墙。

根据本发明的第二方案， 提出了一种具有牺牲金属去氧侧墙的栅极堆叠 的制造 方法， 包括： 去除形成在器件电介质层中的替代栅极堆叠， 暴露出半导体衬底的顶部 和位于所述器件电介质层中的侧墙的侧壁； 保形地沉积覆盖所述器件电介质层和所述 半导体衬底的金属层； 对所述金属层进行选择性刻蚀处理， 去除覆盖所述器件电介质 层和所述半导体衬底的所述金属层， 仅保留位于所述侧墙的内周的牺牲金属去氧侧 墙； 以及在所述牺牲金属去氧侧墙内、 所述半导体衬底上， 顺序形成界面氧化物层、 高 K介电层和金属栅电极， 从而构成栅极堆叠结构。

根据本发明的第三方案， 提出了一种具有牺牲金属去氧侧墙的栅极堆叠 的制造 方法， 包括： 去除形成在器件电介质层中的替代栅极堆叠， 暴露出半导体衬底的顶部 和位于所述器件电介质层中的侧墙的侧壁； 保形地沉积覆盖所述器件电介质层和所述 半导体衬底的电介质层； 保形地沉积覆盖所述电介质层的金属层； 顺序地对所述金 属层和所述电介质层进行选择性刻蚀处理， 去除覆盖所述器件电介质层和所述半导体 衬底的金属层和电介质层， 从而仅保留位于所述侧墙内周的电介质侧墙、 和位于所述 电介质侧墙内周的牺牲金属去氧侧墙； 以及在所述牺牲金属去氧侧墙内、 所述半导体 衬底上，顺序形成界面氧化物层、高 K介电层和金属栅电极，从而构成栅极堆叠结� �。

优选地， 根据本发明的第二或第三方案所述的具有牺牲 金属去氧侧墙的栅极堆 叠的制造方法还包括. ·在完成去氧反应过程后， 全部去除或部分去除高 K介电侧墙和 所述牺牲金属去氧侧墙， 或者在完成去氧反应过程后，全部去除或部分 去除高 κ介电 侧墙、 所述牺牲金属去氧侧墙和所述电介质侧墙， 或者在完成去氧反应过程后， 全部 去除或部分去除高 κ介电侧墙、所述牺牲金属去氧侧墙、所述电� ��质侧墙和所述侧墙。

优选地， 所述牺牲金属去氧侧墙由 Ta、 Hf或 Ti构成； 和 /或所述电介质侧墙由 Si0 ₂ 、 Si ₃ N ₄ 或 SiON构成。

优选地， 所述牺牲金属去氧侧墙的宽度为 l〜10nm， 高度为 20〜90nm _; 和 /或所 述电介质侧墙的宽度为 2〜50nm， 高度为 20〜90nm。

优选地， 所述牺牲金属去氧侧墙具有简单的 "D"形剖面形状， 或者具有" L"形剖 面形状。

优选地， 所述电介质侧墙具有 "L"形剖面形状。 根据本发明的第四方案， 提出了一种半导体器件， 包括： 半导体衬底； 形成在 所述半导体衬底中的浅沟槽隔离结构； 和形成在所述半导体衬底上的栅极， 其中所述 栅极包括： 栅极堆叠结构， 由界面氧化物层、 高 K介电层和金属栅电极构成， 其中所 述界面氧化物层形成在所述半导体衬底上，所 述高 K介电层形成在所述界面氧化物层 上， 所述金属栅电极形成在所述高 K介电层上； 和牺牲金属去氧侧墙， 形成在所述半 导体衬底上， 在所述栅极堆叠结构的外周围绕所述栅极堆叠 结构。

优选地， 根据本发明的第四方案， 所述栅极还包括： 电介质侧墙， 形成在所述 半导体衬底上， 在所述牺牲金属去氧侧墙的外周围绕所述牺牲 金属去氧侧墙。

优选地， 根据本发明的第四方案， 所述栅极还包括： 电介质侧墙， 形成在所述 牺牲金属去氧侧墙上， 在所述牺牲金属去氧侧墙的外周围绕所述牺牲 金属去氧侧墙。

优选地， 根据本发明的第四方案， 所述牺牲金属去氧侧墙在完成去氧反应过程 后被全部去除或部分去除， 或者所述牺牲金属去氧侧墙和所述电介质侧墙 在完成去氧 反应过程后被全部去除或部分去除。

根据本发明的第五方案， 提出了一种半导体器件， 包括： 半导体衬底； 形成在 所述半导体衬底中的浅沟槽隔离结构； 形成在所述半导体衬底上的器件电介质层； 和 形成在所述半导体衬底上、 位于所述器件电介质层中的栅极， 其中所述栅极包括： 侧 墙， 形成在所述半导体衬底上， 位于所述器件电介质层中， 栅极堆叠结构， 由界面氧 化物层、高 K介电层和金属栅电极构成， 其中所述界面氧化物层形成在所述半导体衬 底上， 位于所述侧墙所包围的区域内， 所述高 K介电层形成在所述界面氧化物层上， 所述金属栅电极填充在所述高 K介电层内； 和牺牲金属去氧侧墙， 位于所述侧墙的内 周， 所述高 κ介电层的外周， 形成在所述半导体衬底上。

根据本发明的第六方案， 提出了一种半导体器件， 包括： 半导体衬底； 形成在 所述半导体衬底中的浅沟槽隔离结构； 形成在所述半导体衬底上的器件电介质层； 和 形成在所述半导体衬底上、 位于所述器件电介质层中的栅极， 其中所述栅极包括： 侧 墙， 形成在所述半导体衬底上， 位于所述器件电介质层中， 栅极堆叠结构， 由界面氧 化物层、'高 K介电层和金属栅电极构成， 其中所述界面氧化物层形成在所述半导体衬 底上， 位于所述侧墙所包围的区域内， 所述高 K介电层形成在所述界面氧化物层上， 所述金属栅电极填充在所述高 K介电层内； 电介质侧墙， 位于所述侧墙的内周， 形 成在所述半导体衬底上； 和牺牲金属去氧侧墙， 位于所述电介质侧墙的内周， 所述高 K介电层的外周， 形成在所述电介质侧墙上。 优选地， 根据本发明的第五或第六方案， 高 K介电侧墙和所述牺牲金属去氧侧 墙在完成去氧反应过程后被全部去除或部分去 除， 或者高 K介电侧墙、所述牺牲金属 去氧侧墙和所述电介质侧墙在完成去氧反应过 程后被全部去除或部分去除， 或者高 κ 介电侧墙、 所述牺牲金属去氧侧墙、 所述电介质侧墙和所述侧墙在完成去氧反应过 程 后被全部去除或部分去除。

优选地， 所述牺牲金属去氧侧墙由 Ta、 Hf或 Ti构成； 和 /或所述电介质侧墙由 Si0 ₂ 、 Si ₃ N ₄ 或 SiON构成。

优选地， 所述牺牲金属去氧侧墙的宽度为 l〜10nm， 高度为 20〜90nm; 和 /或所 述电介质侧墙的宽度为 2〜50nm， 高度为 20〜90nm。

优选地， 所述牺牲金属去氧侧墙具有简单的 "D"形剖面形状， 或者具有" L"形剖 面形状。 .

优选地， 所述电介质侧墙具有 "L"形剖面形状。

根据本发明， 在选择性刻蚀处理之后， 牺牲金属去氧侧墙形成在栅极堆叠结构 (界面氧化物层、 高 K介电层和金属栅电极） 的外围， 沿栅极堆叠结构的侧壁设置， 用作执行去氧反应过程的牺牲层。 由此， 克服了传统工艺可能导致的 EOT增加和功 函数不稳定等缺陷。 此外， 可选地， 牺牲金属去氧侧墙可以位于栅极堆叠结构与电 介 质侧墙之间， 具有简单的" D"形剖面形状或 "L"形剖面形状。 附图说明

通过下面结合附图说明本发明的优选实施例， 将使本发明的上述及其它目的、 特征和优点更加清楚， 其中- 图 1是示出了根据传统的先栅工艺制造的半导体� �件的示意图；

图 2〜5是示出了本发明第一实施例所提出的栅极� ��叠制造方法的各个步骤的示 意图， 其中图 5示出了根据本发明第一实施例所提出的栅极� �叠制造方法制造完成的 半导体器件；

图 2、 6和 7是示出了本发明第二实施例所提出的栅极堆� �制造方法的各个步骤 的示意图， 其中图 7示出了根据本发明第二实施例所提出的栅极� �叠制造方法制造完 成的半导体器件；

图 8〜12是示出了本发明第三实施例所提出的栅极 堆叠制造方法的各个步骤的 示意图， 其中图 11和图 12示出了根据本发明第三实施例所提出的栅极� ��叠制造方法 制造完成的半导体器件； 以及

图 8和 13〜16是示出了本发明第四实施例所提出的栅� �堆叠制造方法的各个步 骤的示意图， 其中图 15和图 16示出了根据本发明第四实施例所提出的栅极� ��叠制造 方法制造完成的半导体器件。

应当注意的是， 本说明书附图并非按照比例绘制， 而仅为示意性的目的， 因此， 不应被理解为对本发明范围的任何限制和约束 。 在附图中， 相似的组成部分以相似的 附图标号标识。 具体实施方式

下面参照附图对本发明的优选实施例进行详细 说明， 在描述过程中省略了对于 本发明来说是不必要的细节和功能， 以防止对本发明的理解造成混淆。

【第一实施例】

首先， 参考图 5， 对根据本发明第一实施例所提出的栅极堆叠制 造方法制造的半 导体器件进行详细描述。 图 5是示出了根据本发明第一实施例所提出的栅� �堆叠制造 方法制造完成的半导体器件的示意图。

如图 5所示， 根据本发明第一实施例所提出的栅极堆叠制造 方法制造完成的半 导体器件主要包括： 半导体衬底 200、 STI (浅沟槽隔离） 210、 界面氧化物层 220、 高 K介电层 230、金属栅电极 250、牺牲金属去氧侧墙 240和电介质侧墙 260 (可选）， 其中 STI 210形成在半导体衬底 200中， 用于实现栅极与源极 /漏极之间的隔离； 界面 氧化物层 220形成在半导体衬底 200上，高 K介电层 230形成在界面氧化物层 220上， 金属栅电极 250形成在高 K介电层 230上， 由此， 界面氧化物层 220、 高 K介电层 230和金属栅电极 250形成了半导体器件的栅极堆叠结构； 牺牲金属去氧侧墙 240形 成在半导体衬底 200上， 在所述栅极堆叠结构的外周围绕所述栅极堆叠 结构， 牺牲金 属去氧侧墙 240在图 5所示水平方向上的宽度为 l〜10nm， 在图 5所示垂直方向上的 高度与所述栅极堆叠结构相同， 在 20〜90nm的范围内， 牺牲金属去氧侧墙 240可以 由 Ta、 Hf或 Ti构成； 以及可选的电介质侧墙 260形成在半导体衬底 200上， 在牺牲 金属去氧侧墙 240的外周围绕牺牲金属去氧侧墙 240， 电介质侧墙 260的宽度为 2〜 50nm, 电介质侧墙 260的高度与所述栅极堆叠结构相同， 在 20〜90nm的范围内， 电 介质侧墙 260可以由 Si0 ₂ 、 Si ₃ N ₄ 或 SiON构成； 如图 5所示， 牺牲金属去氧侧墙 240 具有简单的" D"形剖面形状。

根据此实施例， 在选择性刻蚀处理之后， 牺牲金属去氧侧墙 240形成在栅极堆 叠结构 （界面氧化物层 220、 高 K介电层 230和金属栅电极 250) 的外围， 沿栅极堆 叠结构的侧壁设置， 用作执行去氧反应过程的牺牲层。 由此， 克服了传统工艺可能导 致的 EOT增加和功函数不稳定等缺陷。 此外， 可选地， 牺牲金属去氧侧墙 240可以 位于栅极堆叠结构与电介质侧墙 260 (在牺牲金属去氧侧墙 240形成之后形成）之间， 具有简单的 "D"形剖面形状。

此后， 可选地， 在实现了去氧反应之后， 牺牲金属去氧侧墙 240和电介质侧墙 260可以被选择性地全部去除（未示出）或部分 去除（未示出）， 从而得到位于半导体 衬底 200上的栅极堆叠结构（界面氧化物层 220、高 K介电层 230和金属栅电极 250)。

接下来， 将结合图 2〜5， 对根据本发明第一实施例的栅极堆叠制造方法 的各个 步骤进行详细描述。 如图 2〜5所示， 根据本发明第一实施例的栅极堆叠制造方法属 于先栅工艺。

首先， 如图 2所示， 通过先栅工艺， 在半导体衬底 200中形成 STI 210、 在半导 体衬底 200上形成栅极堆叠结构 （由界面氧化物层 220、 高 K介电层 230和金属栅电 极 250构成） 之后， 在上述结构的整个表面上， 保形地沉积金属层 240 (厚度为 1〜 10nm, 由 Ta、 Hf或 Ti构成）。

然后， 如图 3所示， 对金属层 240进行选择性刻蚀处理， 去除覆盖金属栅电极 250、 半导体衬底 200和 STI 210的金属层 240， 从而仅保留在所述栅极堆叠结构的外 周围绕所述栅极堆叠结构的牺牲金属去氧侧墙 240。 至此， 已经形成本发明所特有的 牺牲金属去氧侧墙 240。

此后， 可选地， 执行形成电介质侧墙 260的步骤。

如图 4所示， 在图 3所示的结构的整个表面上， 保形地沉积电介质层 260 (厚度 为 2〜50nm， 由 Si0 ₂ 、 Si ₃ N ₄ 或 SiON构成）。

然后， 如图 5所示， 对电介质层 260进行 CMP处理或选择性刻蚀处理， 去除覆 盖金属栅电极 250、 牺牲金属去氧侧墙 240的顶面、 半导体衬底 200和 STI 210的电 介质层 260， 从而仅保留在牺牲金属去氧侧墙 240的外周围绕牺牲金属去氧侧墙 240 的电介质侧墙 260。

根据此实施例， 在选择性刻蚀处理之后， 牺牲金属去氧侧墙 240形成在栅极堆 叠结构 （界面氧化物层 220、 高 K介电层 230和金属栅电极 250) 的外围， 沿栅极堆 叠结构的侧壁设置， 用作执行去氧反应过程的牺牲层。 由此， 克服了传统工艺可能导 致的 EOT增加和功函数不稳定等缺陷。 此外， 可选地， 牺牲金属去氧侧墙 240可以 位于栅极堆叠结构与电介质侧墙 260 (在牺牲金属去氧侧墙 240形成之后形成）之间， 具有简单的" D"形剖面形状。

此后， 可选地， 在实现了去氧反应之后， 牺牲金属去氧侧墙 240和电介质侧墙

260可以被选择性地全部去除（未示出）或部 分去除（未示出）， 从而得到位于半导体 衬底 200上的栅极堆叠结构（界面氧化物层 220、高 K介电层 230和金属栅电极 250)。

【第二实施例】

首先， 参考图 7， 对根据本发明第二实施例所提出的栅极堆叠制 造方法制造的半 导体器件进行详细描述。 图 7是示出了根据本发明第二实施例所提出的栅� �堆叠制造 方法制造完成的半导体器件的示意图。

如图 7所示， 根据本发明第二实施例所提出的栅极堆叠制造 方法制造完成的半 导体器件主要包括： 半导体衬底 200、 STI (浅沟槽隔离） 210、 界面氧化物层 220、 高 K介电层 230、 金属栅电极 2S0、 牺牲金属去氧侧墙 240和电介质侧墙 260， 其中 STI 210形成在半导体衬底 200中， 用于实现栅极与源极 /漏极之间的隔离； 界面氧化 物层 220形成在半导体衬底 200上， 高 K介电层 230形成在界面氧化物层 220上， 金 属栅电极 250形成在高 K介电层 230上， 由此， 界面氧化物层 220、 高 K介电层 230 和金属栅电极 250形成了半导体器件的栅极堆叠结构； 牺牲金属去氧侧墙 240形成在 半导体衬底 200上， 在所述栅极堆叠结构的外周围绕所述栅极堆叠 结构， 牺牲金属去 氧侧墙 240在图 7所示水平方向上的宽度为 l〜10nm， 在图 7所示垂直方向上的高度 与所述栅极堆叠结构相同，在 20〜90nm的范围内，牺牲金属去氧侧墙 240可以由 Ta、 Hf或 Ti构成； 电介质侧墙 260形成在牺牲金属去氧侧墙 240上， 在牺牲金属去氧侧 墙 240的外周围绕牺牲金属去氧侧墙 240， 电介质侧墙 260的宽度为 2〜50nm， 电介 质侧墙 260的高度与所述栅极堆叠结构类似，在 20〜90nm的范围内，电介质侧墙 260 可以由 Si0 ₂ 、 Si ₃ N ₄ 或 SiON构成； 如图 7所示， 牺牲金属去氧侧墙 240具有" L"形剖 面形状。

根据此实施例， 在选择性刻蚀处理之后， 牺牲金属去氧侧墙 240形成在栅极堆 叠结构 （界面氧化物层 220、 高 K介电层 230和金属栅电极 250) 的外围， 沿栅极堆 叠结构的侧壁设置， 用作执行去氧反应过程的牺牲层。 由此， 克服了传统工艺可能导 致的 EOT增加和功函数不稳定等缺陷。 此外， 牺牲金属去氧侧墙 240可以位于栅极 堆叠结构与电介质侧墙 260之间， 具有" L"形剖面形状。

此后， 可选地， 在实现了去氧反应之后， 牺牲金属去氧侧墙 240和电介质侧墙 260可以被选择性地全部去除（未示出）或部分 去除（未示出）， 从而得到位于半导体 衬底 200上的栅极堆叠结构（界面氧化物层 220、高 K介电层 230和金属栅电极 250)。

接下来， 将结合图 2、 6和 7， 对根据本发明第二实施例的栅极堆叠制造方法 的 各个步骤进行详细描述。 如图 2、 6和 7所示， 根据本发明第二实施例的栅极堆叠制' 造方法属于先栅工艺。

首先， 如图 2所示， 通过先栅工艺， 在半导体衬底 200中形成 STI 210、 在半导 体衬底 200上形成栅极堆叠结构 （由界面氧化物层 220、 高 K介电层 230和金属栅电 极 250构成） 之后， 在上述结构的整个表面上， 保形地沉积金属层 240 (厚度为 1〜 10nm, 由 Ta、 Hf或 Ti构成）。

然后， 如图 6所示， 在图 2所示的结构的整个表面上， 保形地沉积电介质层 260 (厚度为 2〜50nm， 由 Si0 ₂ 、 Si ₃ N ₄ 或 SiON构成）。

接下来， 如图 7所示， 顺序地对电介质层 260和金属层 240进行 CMP处理或选 择性刻蚀处理， 去除覆盖金属栅电极 250、半导体衬底 200和 STI 210的电介质层 260 和金属层 240， 从而仅保留在所述栅极堆叠结构的外周围绕所 述栅极堆叠结构的牺牲 金属去氧侧墙 240、 和在牺牲金属去氧侧墙 240的外周围绕牺牲金属去氧侧墙 240的 电介质侧墙 260。

根据此实施例， 在选择性刻蚀处理之后， 牺牲金属去氧侧墙 240形成在栅极堆 叠结构 （界面氧化物层 220、 高 K介电层 230和金属栅电极 250) 的外围， 沿栅极堆 叠结构的侧壁设置， 用作执行去氧反应过程的牺牲层。 由此， 克服了传统工艺可能导 致的 EOT增加和功函数不稳定等缺陷。 此外， 牺牲金属去氧侧墙 240位于栅极堆叠 结构与电介质侧墙 260之间， 具有" L"形剖面形状。

此后， 可选地， 在实现了去氧反应之后， 牺牲金属去氧侧墙 240和电介质侧墙

260可以被选择性地全部去除（未示出）或部 分去除（未示出）， 从而得到位于半导体 衬底 200上的栅极堆叠结构（界面氧化物层 220、高 K介电层 230和金属栅电极 250)。

【第三实施例】

首先， 参考图 11和图 12， 对根据本发明第三实施例所提出的栅极堆叠制 造方法 制造的半导体器件进行详细描述。 图 11和图 12是示出了根据本发明第三实施例所提 出的栅极堆叠制造方法制造完成的半导体器件 的示意图。

如图 11所示， 根据本发明第三实施例所提出的栅极堆叠制造 方法制造完成的半 导体器件主要包括： 半导体衬底 300、 STI (浅沟槽隔离） 310、 界面氧化物层 320、 高 K介电层 330、 金属栅电极 350、 牺牲金属去氧侧墙 340、 电介质侧墙 360、 侧墙 370和器件电介质层（Si0 ₂ /Si ₃ N ₄ ) 380, 其中 STI 310形成在半导体衬底 300中， 用于 实现栅极与源极 /漏极之间的隔离； 界面氧化物层 320、 高 K介电层 330、 金属栅电极 350、 牺牲金属去氧侧墙 340、 电介质侧墙 360和侧墙 370均形成在器件电介质层 ( Si0 ₂ /Si ₃ N ₄ ) 380中； 界面氧化物层 320、 电介质侧墙 360和侧墙 370形成在半导体衬 底 300上， 电介质侧墙 360位于侧墙 370的内周， 电介质侧墙 360在图 11所示水平 方向上的宽度为 2〜50nm，在图 11所示垂直方向上的高度在 20〜90nm的范围内， 电 介质侧墙 360可以由 Si0 ₃ 、 Si ₃ N ₄ 或 SiON构成，界面氧化物层 320形成在电介质侧墙 360所包围的区域内； 牺牲金属去氧侧墙 340位于电介质侧墙 360的内周， 形成在电 介质侧墙 360上， 牺牲金属去氧侧墙 340在图 11所示水平方向上的宽度为 l〜10nm， 在图 11所示垂直方向上的高度在 20〜90nm的范围内，牺牲金属去氧侧墙 340可以由 Ta、 Hf或 Ti构成； 高 K介电层 330位于牺牲金属去氧侧墙 340的内周， 形成在界面 氧化物层 320上， 金属栅电极 350填充在高 K介电层 330内， 由此， 界面氧化物层 320、 高 K介电层 330和金属栅电极 350形成了半导体器件的栅极堆叠结构； 如图 11 所示， 电介质侧墙 360具有" L"形剖面形状。

根据此实施例， 在选择性刻蚀处理之后， 牺牲金属去氧侧墙 340形成在高 K介 电层 330的外围， 沿栅极堆叠结构的侧壁设置， 用作执行去氧反应过程的牺牲层。 由 此， 克服了传统工艺可能导致的 EOT增加和功函数不稳定等缺陷。 此外， 牺牲金属 去氧侧墙 340位于栅极堆叠结构与电介质侧墙 360之间， 电介质侧墙 360具有" L"形 剖面形状。

此后， 可选地， 在实现了去氧反应之后， 如图 12所示， 高 K介电侧墙 330、 牺 牲金属去氧侧墙 340、 电介质侧墙 360和侧墙 370可以被选择性地全部去除（未示出） 或部分去除（高 K介电侧墙 330和电介质侧墙 360可以有部分残余， 以防止半导体器 件损坏）， 从而得到位于器件电介质层 380 的空腔内的栅极堆叠结构 （界面氧化物层 320、 高 K介电层 330和金属栅电极 350)。 接下来，将结合图 8〜12，对根据本发明第三实施例的栅极堆叠制 造方法的各个 步骤进行详细描述。 如图 8〜12所示， 根据本发明第三实施例的栅极堆叠制造方法属 于后栅工艺。

首先， 如图 8所示， 去除替代栅极堆叠， 暴露出半导体衬底 300。

然后， 如图 9所示， 在图 8所示的结构的整个表面上， 保形地顺序沉积电介质 层 360 (厚度为 2〜50nm， 由 Si0 ₂ 、 Si ₃ N ₄ 或 SiON构成）和金属层 340 (厚度为 1〜 lOnm, 由 Ta、 Hf或 Ti构成）。

接下来， 如图 10所示， 顺序地对金属层 340和电介质层 360进行选择性刻蚀处 理， 去除覆盖器件电介质层 380和半导体衬底 300的金属层 340和电介质层 360， 从 而仅保留位于侧墙 370内周的电介质侧墙 360、 和位于电介质侧墙 360内周的牺牲金 属去氧侧墙 340。

此后， 如图 11所示， 在牺牲金属去氧侧墙 340内、 半导体衬底 300上， 顺序形 成界面氧化物层 320、 高 K介电层 330和金属栅电极 350。 至此， 已经形成了具有牺 牲金属去氧侧墙 340的栅极堆叠结构。

根据此实施例， 在选择性刻蚀处理之后， 牺牲金属去氧侧墙 340形成在高 K介 电层 330的外围， 沿栅极堆叠结构的侧壁设置， 用作执行去氧反应过程的牺牲层。 由 此， 克服了传统工艺可能导致的 EOT增加和功函数不稳定等缺陷。 此外， 牺牲金属 去氧侧墙 340位于栅极堆叠结构与电介质侧墙 360之间， 电介质侧墙 360具有" L"形 剖面形状。

最后， 可选地， 在实现了去氧反应之后， 如图 12所示， 可以选择性地全部去除

(未示出）或部分去除高 K介电侧墙 330、牺牲金属去氧侧墙 340、 电介质侧墙 360和 侧墙 370 (高 K介电侧墙 330和电介质侧墙 360可以有部分残余， 以防止半导体器件 损坏），从而得到位于器件电介质层 380的空腔内的栅极堆叠结构（界面氧化物层 320、 高 K介电层 330和金属栅电极 350)。

【第四实施例】

首先， 参考图 15和图 16，对根据本发明第四实施例所提出的栅极堆� ��制造方法 制造的半导体器件进行详细描述。 图 15和图 16是示出了根据本发明第四实施例所提 出的栅极堆叠制造方法制造完成的半导体器件 的示意图。

如图 15所示， 根据本发明第四实施例所提出的栅极堆叠制造 方法制造完成的半 导体器件主要包括： 半导体衬底 300、 STI (浅沟槽隔离） 310、 界面氧化物层 320、 高 K介电层 330、 金属栅电极 350、 牺牲金属去氧侧墙 340、 侧墙 370和器件电介质 层 （Si0 ₂ /Si ₃ N ₄ ) 380, 其中 STI 310形成在半导体衬底 300中， 用于实现栅极与源极 / 漏极之间的隔离； 界面氧化物层 320、 高 K介电层 330、 金属栅电极 350、 牺牲金属 去氧侧墙 340和侧墙 370均形成在器件电介质层（Si0 ₂ /Si ₃ N ₄ ) 380中； 界面氧化物层 320、 牺牲金属去氧侧墙 340和侧墙 370形成在半导体衬底 300上， 牺牲金属去氧侧 墙 340位于侧墙 370的内周， 形成在界面氧化物层 320上， 牺牲金属去氧侧墙 340在 图 15所示水平方向上的宽度为 l〜10nm，在图 15所示垂直方向上的高度在 20〜90nm 的范围内， 牺牲金属去氧侧墙 340可以由 Ta、 Hf或 Ti构成， 界面氧化物层 320形成 在牺牲金属去氧侧墙 340所包围的区域内； 高 K介电层 330位于牺牲金属去氧侧墙 340的内周，形成在界面氧化物层 320上，金属栅电极 350填充在高 K介电层 330内， 由此， 界面氧化物层 320、 高 K介电层 330和金属栅电极 350形成了半导体器件的栅 极堆叠结构； 如图 15所示， 牺牲金属去氧侧墙 340具有简单的" D"形剖面形状。

根据此实施例， 在选择性刻蚀处理之后， 牺牲金属去氧侧墙 340形成在高 K介 电层 330的外围， 沿栅极堆叠结构的侧壁设置， 用作执行去氧反应过程的牺牲层。 由 此， 克服了传统工艺可能导致的 EOT增加和功函数不稳定等缺陷。 此外， 牺牲金属 去氧侧墙 340具有简单的" D"形剖面形状。

此后， 可选地， 在实现了去氧反应之后， 如图 16所示， 高 K介电侧墙 330、 牺 牲金属去氧侧墙 340和侧墙 370可以选择性地被全部去除（未示出）或部分 去除 （高 K介电侧墙 330和牺牲金属去氧侧墙 340可以有部分残余， 以防止半导体器件损坏）， 从而得到位于器件电介质层 380的空腔内的栅极堆叠结构 （界面氧化物层 320、 高 K 介电层 330和金属栅电极 350)。

接下来， 将结合图 8和 13〜16， 对根据本发明第四实施例的栅极堆叠制造方法 的各个步骤进行详细描述。 如图 8〜12所示， 根据本发明第四实施例的栅极堆叠制造 方法属于后栅工艺。

首先， 如图 8所示， 去除替代栅极堆叠， 暴露出半导体衬底 300。

然后， 如图 13所示， 在图 8所示的结构的整个表面上， 保形地沉积金属层 340 (厚度为 l〜10nm， 由 Ta、 Hf或 Ti构成）。

接下来， 如图 14所示， 对金属层 340进行选择性刻蚀处理， 去除覆盖器件电介 质层 380和半导体衬底 300的金属层 340， 从而仅保留位于侧墙 370内周的牺牲金属 去氧侧墙 340。

此后， 如图 15所示， 在牺牲金属去氧侧墙 340内、 半导体衬底 300上， 顺序形 成界面氧化物层 320、 高 K介电层 330和金属栅电极 350。 至此， 已经形成了具有牺 牲金属去氧侧墙 340的栅极堆叠结构。

根据此实施例， 在选择性刻蚀处理之后， 牺牲金属去氧侧墙 340形成在高 K介 电层 330的外围， 沿栅极堆叠结构的侧壁设置， 用作执行去氧反应过程的牺牲层。 由 此， 克服了传统工艺可能导致的 EOT增加和功函数不稳定等缺陷。 此外， 牺牲金属 去氧侧墙 340具有简单的" D"形剖面形状。

最后， 可选地， 在实现了去氧反应之后， 如图 16所示， 可以选择性地全部去除 (未示出） 或部分去除高 K介电侧墙 330、 牺牲金属去氧侧墙 340和侧墙 370 (高 K 介电侧墙 330和牺牲金属去氧侧墙 340可以有部分残余， 以防止半导体器件损坏）， 从而得到位于器件电介质层 380的空腔内的栅极堆叠结构 （界面氧化物层 320、 高 K 介电层 330和金属栅电极 350)。

至此已经结合优选实施例对本发明进行了描述 。 应该理解， 本领域技术人员在 不脱离本发明的精神和范围的情况下，可以进 行各种其它的改变、替换和添加。因此， 本发明的范围不局限于上述特定实施例， 而应由所附权利要求所限定。