以下、図面を参照しながら、本発明を実施� ��るための最良の形態を詳細に説明する。
 I信号とQ信号の位相差の絶対値は90°であり� ��I信号とQ信号のどちらが90°進んでいるかに� ��って問題が生じるため、問題が生じた時点� ��I信号用のクロック信号とQ信号用のクロッ� �信号を切り替える機能があると対処しやす� �。

 図2は、無線受信機における直交復調部に このような切り替え機能を導入した構成例を 示している。この直交復調部は、Q信号用ミ� �サ201、I信号用ミキサ202、ローパスフィルタ2 03、204、およびIQ切替機能付きクロック回路20 5を備える。

 復調対象の信号Sはミキサ201および202に分 配され、クロック回路205は、互いに90°だけ� �相が異なる2種類のクロック信号をそれぞれ� ��キサ201および202に出力する。このとき、2種 類のクロック信号の出力先は、制御信号の値 に応じて切り替えられる。

 ミキサ201は、信号Sと一方のクロック信号 を混合して、ローパスフィルタ203に出力し、 ローパスフィルタ203は、ミキサ201からの出力 信号のうち低周波成分のみを抽出し、Q信号� �して出力する。ミキサ202は、信号Sと他方の� ��ロック信号を混合して、ローパスフィルタ2 04に出力し、ローパスフィルタ204は、ミキサ2 02からの出力信号のうち低周波成分のみを抽� ��し、I信号として出力する。

 図3は、図2のクロック回路205の構成例を示� �ている。この構成において、クロック回路20 5は、IQ切替器301およびクロック発生器302を備 える。クロック発生器302は、0°および90°の2� ��類のクロック信号を発生し、IQ切替器301に� �力する。90°のクロック信号ck ₉₀ は、0°のクロック信号ck ₀  に対して位相差90°だけ遅れている。IQ切替� ��301は、制御信号に従って2種類のクロック信 号を切り替え、ミキサ201および202に出力する 。

 図4は、図3のIQ切替器301の構成例を示して いる。この構成において、IQ切替器301は、イ� ��バータ401およびスイッチ402~405からなる。イ ンバータ401は、制御信号を反転してスイッチ 403および404の制御端子に出力する。スイッチ 402~405は、制御端子に入力された信号が論理� �1”(真)のときオンとなり、論理“0”(偽)の� �きオフとなる。

 したがって、制御信号が“1”のとき、スイ ッチ402および405がオンとなり、スイッチ403お よび404がオフとなる。その結果、クロック信 号ck ₀  がミキサ202に出力され、クロック信号ck ₉₀ がミキサ201に出力される。一方、制御信号が “0”のとき、スイッチ402および405がオフと� �り、スイッチ403および404がオンとなる。そ� �結果、クロック信号ck ₀ がミキサ201に出力され、クロック信号ck ₉₀ がミキサ202に出力される。

 図5は、図3のIQ切替器301の別の構成例を示 している。この構成において、IQ切替器301は� ��インバータ501およびNAND回路502~507からなる� �インバータ501は、制御信号を反転してNAND回� ��505および506に出力する。

 NAND回路504は、制御信号とクロック信号ck ₀  の論理積の否定を出力し、NAND回路505は、反 転制御信号とクロック信号ck ₉₀ の論理積の否定を出力する。NAND回路506は、� �転制御信号とクロック信号ck ₀ の論理積の否定を出力し、NAND回路507は、制� �信号とクロック信号ck ₉₀ の論理積の否定を出力する。

 NAND回路502は、NAND回路504の出力とNAND回路5 05の出力の論理積の否定をミキサ202に出力し� ��NAND回路503は、NAND回路506の出力とNAND回路507� ��出力の論理積の否定をミキサ201に出力する� ��

 したがって、図4のIQ切替器301と同様に、制� ��信号が“1”のとき、クロック信号ck ₀  がミキサ202に出力され、クロック信号ck ₉₀ がミキサ201に出力される。一方、制御信号が “0”のとき、クロック信号ck ₀ がミキサ201に出力され、クロック信号ck ₉₀ がミキサ202に出力される。

 次に、図6から図9までを参照しながら、� �ロック信号が差動信号である場合の直交復� �部の構成について説明する。この場合は、I� ��号用ミキサまたはQ信号用ミキサのいずれか 一方に入力される正相クロック信号と反転ク ロック信号を切り替える機能を設けることで 、I信号とQ信号を入れ替える効果が得られる� ��

 図6は、このような直交復調部の構成例を 示している。この直交復調部は、Q信号用ミ� �サ601、I信号用ミキサ602、ローパスフィルタ6 03、604、およびIQ切替機能付きクロック回路60 5を備える。

 クロック回路605は、IQ切替器611およびクロ� �ク発生器612を備える。クロック発生器612は� �0°、90°、180°、および270°の4種類のクロッ� �信号ck ₀  、ck ₉₀ 、ck ₁₈₀  、およびck ₂₇₀  を発生する。

 このうち、クロック信号ck ₁₈₀  は、クロック信号ck ₀  の反転信号ck ₀  xに相当し、クロック信号ck ₂₇₀  は、クロック信号ck ₉₀ の反転信号ck ₉₀ xに相当する。クロック信号ck ₉₀ は、クロック信号ck ₀  に対して位相差90°だけ遅れており、クロッ ク信号ck ₁₈₀  は、クロック信号ck ₉₀ に対して位相差90°だけ遅れており、クロッ� �信号ck ₂₇₀  は、クロック信号ck ₁₈₀  に対して位相差90°だけ遅れている。

 クロック信号ck ₀  およびck ₀  xは、それぞれ正相クロック信号ck _I  および反転クロック信号ck _I xとしてミキサ602に出力され、クロック信号ck ₉₀ およびck ₉₀ xは、IQ切替器611に出力される。

 IQ切替器611は、図3のIQ切替器301と同じ切替� �能を有し、制御信号に従ってクロック信号ck ₉₀ とck ₉₀ xを切り替え、切り替え後の信号を正相クロ� �ク信号ck _Q  および反転クロック信号ck _Q  xとしてミキサ601に出力する。

 復調対象の信号Sおよび反転信号Sxはともに� ��キサ601および602に分配される。ミキサ601は� ��信号Sと正相クロック信号ck _Q  を混合して、ローパスフィルタ603に出力し、 反転信号Sxと反転クロック信号ck _Q  xを混合して、ローパスフィルタ603に出力す� �。ローパスフィルタ603は、ミキサ601からの� �力信号のうち低周波成分のみを抽出し、2種� ��のQ信号として出力する。

 ミキサ602は、信号Sと正相クロック信号ck _I  を混合して、ローパスフィルタ604に出力し� ��反転信号Sxと反転クロック信号ck _I xを混合して、ローパスフィルタ604に出力す� �。ローパスフィルタ604は、ミキサ602からの� �力信号のうち低周波成分のみを抽出し、2種� ��のI信号として出力する。

 図7および図8は、制御信号がそれぞれ“1”� ��よび“0”のときのクロック信号ck _I  、ck _I  x、ck _Q  、およびck _Q  xの位相関係を示している。図7では、クロッ� ��信号ck _Q  およびck _Q  xは、クロック信号ck _I およびck _I  xに対してそれぞれ位相差90°だけ遅れてい� �が、図8では、クロック信号ck _I  およびck _I xに対してそれぞれ位相差90°だけ進んでいる� ��とが分かる。

 したがって、クロック信号ck _I  およびck _I  xを切り替えなくても、クロック信号ck _Q  およびck _Q  xを切り替えるだけで、I信号用のクロック信� ��とQ信号用のクロック信号の位相を入れ替え ることができる。

 図9は、図6のクロック回路605の別の構成� �を示している。このクロック回路605では、IQ 切替器611が、Q信号側ではなくI信号側に設け� ��れている点で、図6の構成とは異なっている 。

 この場合、クロック信号ck ₀  およびck ₀  xは、IQ切替器611に出力され、クロック信号c k ₉₀ およびck ₉₀ xは、それぞれ正相クロック信号ck _Q  および反転クロック信号ck _Q  xとしてミキサ601に出力される。

 IQ切替器611は、制御信号に従ってクロック� �号ck ₀  とck ₀  xを切り替え、切り替え後の信号を正相クロ ック信号ck _I および反転クロック信号ck _I  xとしてミキサ602に出力する。

 制御信号が“1”のときのクロック信号ck _I  、ck _I  x、ck _Q  、およびck _Q  xの位相関係は、図7と同様であり、制御信号� ��“0”のときの位相関係は、図7においてク� �ック信号ck _I  およびck _I xを入れ替えた波形で表される。

 したがって、クロック信号ck _Q  およびck _Q  xを切り替えなくても、クロック信号ck _I  およびck _I  xを切り替えるだけで、I信号用のクロック� �号とQ信号用のクロック信号の位相を入れ替� ��ることができる。

 図10は、図3のクロック発生器302の構成例� ��示している。この構成において、クロック� ��生器302は、Dフリップフロップ(D-FF)回路1001� �含み、Dフリップフロップ回路1001は、インバ ータ1011およびラッチ回路1012、1013からなる。

 外部クロック信号は、ラッチ回路1012の端子 ckおよびインバータ1011に入力され、インバー タ1011は、そのクロック信号を反転してラッ� �回路1012の端子ckに出力する。ラッチ回路1012� ��端子Qはラッチ回路1013の端子Dに接続され、� ��ッチ回路1013の端子QXはラッチ回路1012の端子 Dに接続される。そして、ラッチ回路1012およ� ��1013の端子Qからの出力信号が、それぞれク� �ック信号ck ₀  およびck ₉₀ として、IQ切替器301に出力される。

 図11は、図2のクロック回路205の別の構成� ��を示している。この構成において、クロッ� ��回路205は、インバータ1101、Dフリップフロ� �プ回路1102、1103、IQ切替器1104、および立ち上 がりエッジ検出器1105を備える。

 外部クロック信号は、Dフリップフロップ 回路1102の端子ckおよびインバータ1101に入力� �れ、インバータ1101は、そのクロック信号を� ��転してDフリップフロップ回路1103の端子ckに 出力する。Dフリップフロップ回路1102の端子Q Xはその端子Dに接続され、Dフリップフロップ 回路1103の端子QXはその端子Dに接続される。

 これにより、Dフリップフロップ回路1102お� �び1103は、それぞれ2分周器として機能し、D� �リップフロップ回路1102および1103の端子Qか� �の出力信号は、それぞれクロック信号ck _I  およびck _Q  として、ミキサ202および201に出力される。こ のとき、Dフリップフロップ回路1102および1103 の端子QXからは、それぞれ反転クロック信号c k _I  xおよびck _Q  xが出力される。

 IQ切替器1104は、制御信号の値に応じて、D フリップフロップ回路1102の端子QまたはQXか� �の出力信号を選択し、立ち上がりエッジ検� �器1105に出力する。立ち上がりエッジ検出器1 105は、IQ切替器1104からの出力信号の立ち上が りエッジを検出し、立ち上がりエッジが検出 されると、Dフリップフロップ回路1103のクリ� ��端子CLにクリア信号“0”を出力する。

 Dフリップフロップ回路1103は、端子CLに“ 0”が入力されると、端子QおよびQXからの出� �信号を強制的に“0”および“1”に設定する 。また、端子CLに“1”が入力されると、クロ ック信号に従ってデータ信号をラッチし、出 力する。

 図12は、図11のIQ切替器1104の構成例を示し ている。このIQ切替器1104は、インバータ1201� �よびNAND回路1202~1204からなる。インバータ1201 は、制御信号を反転してNAND回路1203に出力す� ��。

 NAND回路1202は、制御信号とクロック信号ck _I  の論理積の否定を出力し、NAND回路1203は、反� ��制御信号とクロック信号ck _I  xの論理積の否定を出力する。NAND回路1204は、 NAND回路1202の出力とNAND回路1203の出力の論理� �の否定を、立ち上がりエッジ検出器1105に出� ��する。

 したがって、制御信号が“1”のとき、クロ ック信号ck _I  が立ち上がりエッジ検出器1105に出力され、� �御信号が“0”のとき、クロック信号ck _I  xが立ち上がりエッジ検出器1105に出力される� ��

 図13は、立ち上がりエッジ検出器1105の構� ��例を示している。この立ち上がりエッジ検� ��器1105は、遅延回路1301、インバータ1302、お� ��びNAND回路1303を備え、遅延回路1301は、抵抗1 311およびキャパシタ1312からなる。

 遅延回路1301は、入力信号INに遅延を与え� ��遅延信号S1として出力し、インバータ1302は� ��遅延信号S1を反転して反転信号S2を出力する 。NAND回路1303は、入力信号INと反転信号S2の論 理積の否定を、出力信号OUTとして出力する。

 このとき、入力信号IN、遅延信号S1、反転 信号S2、および出力信号OUTの波形は、図14に� �すようになる。こうして、入力されたクロ� �ク信号の立ち上がりエッジに対応するタイ� �ングで“0”となり、その他の期間は“1”と なる信号OUTが生成され、Dフリップフロップ� �路1103に出力される。

 図15および図16は、制御信号がそれぞれ“ 1”および“0”のときの信号間の位相関係を� ��している。このうち、クロック信号および� ��転クロック信号は、それぞれDフリップフロ ップ回路1102および1103に入力されるクロック� ��号を表し、CL入力は、Dフリップフロップ回� ��1103の端子CLに入力される信号を表す。

 制御信号が“1”のときは、図15の時刻T1に� �いて、入力クロック信号の立ち上がりエッ� �に対応して、クロック信号ck _I  の立ち上がりエッジが生成され、CL入力が“0 ”になる。これにより、クロック信号ck _Q  が“0”に設定される。そして、時刻T2におい て、入力クロック信号の立ち下がりエッジに 対応して、クロック信号ck _Q  の立ち上がりエッジが生成される。

 次に、時刻T3において、入力クロック信号� �立ち上がりエッジに対応して、クロック信� �ck _I  の立ち下がりエッジが生成され、時刻T4にお� ��て、入力クロック信号の立ち下がりエッジ� ��対応して、クロック信号ck _Q  の立ち下がりエッジが生成される。

 これ以降も、同様の動作が繰り返される。� ��の場合、クロック信号ck _Q  は、クロック信号ck _I  に対して位相差90°だけ遅れていることが分� �る。
 一方、制御信号が“0”のときは、図16の時� ��T1において、入力クロック信号の立ち上が� �エッジに対応して、クロック信号ck _I  の立ち上がりエッジが生成され、時刻T2にお� ��て、入力クロック信号の立ち下がりエッジ� ��対応して、クロック信号ck _Q  の立ち上がりエッジが生成される。

 次に、時刻T3において、入力クロック信号� �立ち上がりエッジに対応して、クロック信� �ck _I  の立ち下がりエッジ(すなわち、クロック信� �ck _I  xの立ち上がりエッジ)が生成され、CL入力が� �0”になる。これにより、クロック信号ck _Q  が“0”に設定される。そして、時刻T4におい て、入力クロック信号の立ち下がりエッジに 対応して、クロック信号ck _Q  の立ち下がりエッジが生成される。

 これ以降も、同様の動作が繰り返される。� ��の場合、クロック信号ck _Q  は、クロック信号ck _I  に対して位相差90°だけ進んでいることが分� �る。
 このように、図11の構成によれば、クロッ� �信号ck _I  およびck _Q  を直接切り替えなくても、これらの信号の位 相関係を逆転させることができる。また、ク ロック信号ck _I  およびck _Q  がIQ切替器を経由することなくミキサ202およ� ��201に供給されるため、上述した図3の構成と 比較してノイズが低減される、という効果が 期待できる。

 以上の実施形態では、無線受信機における� ��交復調部の構成について説明したが、無線� ��信機における直交変調部にも、同様の構成� ��適用することが可能である。
 図17は、無線送信機における直交変調部に� �述した切り替え機能を導入した構成例を示� �ている。この直交変調部は、加算器1701、Q信 号用ミキサ1702、I信号用ミキサ1703、およびク ロック回路205を備える。

 クロック回路205は、互いに90°だけ位相が 異なる2種類のクロック信号をそれぞれミキ� �1702および1703に出力する。このとき、2種類� �クロック信号の出力先は、制御信号の値に� �じて切り替えられる。

 ミキサ1702は、Q信号と一方のクロック信� �を混合して、加算器1701に出力し、ミキサ1703 は、I信号と他方のクロック信号を混合して� �加算器1701に出力する。加算器1701は、ミキサ 1702および1703からの出力信号を加算して出力� ��る。