Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
STRESSED SEMICONDUCTOR-ON-INSULATOR STRUCTURE RESISTANT TO HIGH-TEMPERATURE STRESS
Document Type and Number:
WIPO Patent Application WO/2005/013317
Kind Code:
A2
Abstract:
The invention relates to a semiconductor-on-insulator structure, comprising a part which is made of a semiconductor material and a part which is made of an electrically insulating material, said materials being coupled to each other. Elastic stress is present in the semiconductor material. The part made of electrically insulating material has a viscosity temperatureTG which is higher than the viscosity temperature TG SiO2 of SiO2. The invention also relates to a method for the production of said semiconductor-on-insulator structure.

Inventors:
GHYSELEN BRUNO (FR)
AULNETTE CECILE (FR)
RAYSSAC OLIVIER (FR)
Application Number:
PCT/FR2004/002018
Publication Date:
February 10, 2005
Filing Date:
July 28, 2004
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
SOITEC SILICON ON INSULATOR (FR)
GHYSELEN BRUNO (FR)
AULNETTE CECILE (FR)
RAYSSAC OLIVIER (FR)
International Classes:
H01L21/762; (IPC1-7): H01L/
Foreign References:
US20020140031A12002-10-03
US6524935B12003-02-25
US20020168864A12002-11-14
Attorney, Agent or Firm:
Martin, Jean-jacques (20 rue de Chazelles, Paris Cedex 17, FR)
Download PDF:
Claims:
REVENDICATIONS
1. Structure semiconducteur sur isolant, comprenant une partie en matériau semiconducteur. et une partie en matériau électriquement isolant, solidaires l'une de l'autre, des contraintes élastiques étant présentes dans la partie en matériau semiconducteur, caractérisée en ce que la partie en matériau électriquement isolant présente une température de viscosité Te supérieure à là température de viscosité TG SiO2 du.SiO2.
2. Structure semiconducteursurisolant selon la revendication précédente, caractérisée en ce que la température de viscosité Te Six2 du Si02 est supérieure à environ 1100°C.
3. Structure semiconducteursurisolant selon l'une des deux revendications précédentes, caractérisée en ce que la partie électriquement isolante est en Si3N4, en SixGeyNz ou en SiOyNz.
4. Structure semiconducteursurisolant selon l'une des revendications 1 à 2,. caractérisée en ce que la partie électriquement isolante comprend du Si3N4, du SixGeyNz ou du SiOyNz.
5. Structure semiconducteursurisolant selon l'une des revendications précédentes, caractérisée en ce que la partie en matériau semiconducteur est un film en matériau contraint.
6. Structure semiconducteursurisolant selon l'une des 1 à 4, caractérisée en ce que la partie en matériau semiconducteur comprend un film en matériau contraint.
7. Structure semiconducteursurisolant selon l'une des deux revendications précédentes, caractérisé en ce que le matériau contraint est en ShyGey, avec y compris entre 0 et 1.
8. Structure semiconducteursurisolant selon la revendication 6, caractérisée en ce que la partie en matériau semiconducteur comprend en outre une couche en matériau relaxé ou pseudorelaxé.
9. Structure semiconducteursurisolant selon la revendication précédente, caractérisée en ce que la couche en matériau semiconducteur relaxé ou pseudorelaxé est située entre le film en matériau contraint et la partie électriquement isolante.
10. Structure semiconducteur sur isolant selon la revendication 8, caractérisée en ce que la couche en matériau semiconducteur en matériau relaxé ou pseudorelaxé est situé du côté opposé à la partie électriquement isolante par rapport au film en matériau contraint.
11. Structure semiconducteursurisolant selon la revendication'6, caractérisée en ce que la partie en matériau semiconducteur comprend en outre deux couches chacune en matériau relaxé ou pseudorelaxé, une de ces deux couches étant située entre le film en matériau contraint et la partie électriquement isolante, et l'autre de ces deux couches étant située du côté opposé à la partie électriquement isolante par rapport à la couche en matériau contraint.
12. Structure semiconducteursurisolant selon l'une des quatre revendications précédentes combinée à la revendication 7, caractérisée en ce que te matériau relaxé ou pseudorelaxé est en Si1xGex.
13. Structure semiconducteursurisolant selon la revendication précédente, caractérisée en ce que la partie en matériau semiconducteur est constituée successivement à partir de la partie électriquement isolante : d'une couche en SiiyGey contraint ; d'une couche en SJi. xGe reiaxé ou pseudorelaxé.
14. Structure semiconducteursurisolant selon la revendication 12, caractérisée en ce que la partie en matériau semiconducteur est constituée successivement à partir de la partie électriquement isolante : d'une couche en Sin zGez relaxé ou pseudorelaxé ; d'une couche en SiiyGey contraint.
15. Structure semiconducteursurisolant selon la revendication 12, caractérisée en ce que la partie en matériau semiconducteur est constituée successivement à partir de la partie électriquement isolante : d'une couche en SJizGêz reiaxé ou pseudorelaxé; d'une couche en SiiyGey contraint ; d'une couche en Sin xGex relaxé ou pseudorelaxé.
16. Procédé de réalisation d'une structure semiconducteursurisolant conforme à l'une des revendications précédentes, à partir d'une plaquette donneuse comprenant une couche supérieure en matériau cristallin ayant un premier paramètre de maille, caractérisé en ce qu'il comprend les étapes suivantes : (a) croissance sur la couche supérieure de la plaquette donneuse d'un film en matériau choisi parmi les matériaux semiconducteurs ayant un paramètre de maille nominal sensiblement différent du premier paramètre de maille, sur une épaisseur suffisamment faible pour être essentiellement contraint élastiquement ; (b) formation d'au moins une en matériau isolant électriquement et ayant une température de viscosité Te supérieure à la température de viscosité TG Si02 du Si02 sur. la surface de la plaquette donneuse du côté où la couche contrainte a été formée et/ou sur une surface du substrat récepteur ; (c) collage du substrat récepteur avec. la plaquette donneuse au niveau de la ou des couche (s) isolante (s) ; (d) enlèvement d'au moins une partie de ! a plaquette donneuse.
17. Procédé selon la revendication précédente, caractérisé en ce qu'il comprend en outre, entre l'étape (a) et l'étape (b), une étape supplémentaire de croissance d'une couche relaxée ou pseudorelaxée, en matériau choisi parmi les matériaux semiconducteurs, sur le film contraint.
18. Procédé selon l'une des deux revendications précédentes, caractérisé en ce que la couche isolante électriquement est formée, lors de l'étape (b), par nitruration de la ou des surface (s).
19. Procédé selon l'une des revendications 17 et 18, caractérisé en ce que la couche isolante électriquement est déposée sur au moins une surface à coller.
20. Procédé selon l'une des deux revendications précédentes, caractérisé en ce que la couche isolante formée lors de l'étape (b) est constituée de Si3N4, de SixGeyNz ou de SiOyNz.
21. Procédé selon l'une des cinq revendications précédentes, caractérisé en ce que l'étape (d) concerne l'enlèvement d'une partie de la plaquette donneuse, la partie de la plaquette donneuse transférée sur le substrat récepteur après enlèvement étant au moins une partie de la couche supérieure en matériau cristallin.
22. Procédé selon la revendication précédente, caractérisé en ce que : il comprend une étape supplémentaire mise eh oeuvre avant l'étape (c) consistant en une implantation d'espèces atomiques dans la plaquette donneuse à une profondeur déterminée créant ainsi une zone de fragilisation au voisinage de la profondeur d'implant ; et en ce que l'étape (d) comprend un apport d'énergie de sorte à provoquer un détachement au niveau de la zone de fragilisation présente dans la plaquette donneuse.
23. Procédé selon la revendication 22, caractérisé en ce qu'il comprend en outre, avant l'étape (a), une étape de formation de la plaquette donneuse comprenant : une formation d'une couche poreuse sur un substrat support cristallin croissance d'une couche cristalline sur la couche poreuse l'ensemble substrat supportcouche poreusecouche cristalline constituant la plaquette donneuse, la couche poreuse constituant une zone de fragilisation dans la plaquette donneuse ; et en ce que l'étape (d) comprend un apport d'énergie de sorte à provoquer un détachement au niveau de la zone de fragilisation présente dans la plaquette donneuse.
24. Procédé selon l'une des trois revendications précédentes, caractérisé en ce que l'étape (d) comprend une étape de finition de la surface de la partie de la plaquette donneuse transférée sur le substrat récepteur.
25. Procédé selon l'une des revendications 22 à 24, caractérisé en ce que l'étape (d) concerne en outre l'enlèvement de la partie de la plaquette donneuse transférée sur le substrat récepteur, de sorte à enlever toute la plaquette donneuse.
26. Procédé se ! on ! a revendication précédente, caractérisé en ce que l'enlèvement de la partie de la plaquette donneuse transférée sur le substrat récepteur lors de l'étape (d) est mise en oeuvre par gravure chimique sélective vis à vis du matériau contraint du film.
Description:
STRUCTURE SEMICONDUCTEUR-SUR-ISOLANT CONTRAINTE AYANT UNE TENUE DES CONTRAINTES AUX HAUTES TEMPERATURES Domaine technique La présente invention concerne une structure « semiconducteur-sur- isolant » (encore appelée SeOI selon l'acronyme anglo-saxon « Semiconductor- on-Insulator ») destinée à l'électronique, l'optique ou l'optoélectronique, dans laquelle la couche semiconductrice comprend des contraintes élastiques.

On dit ici qu'une couche est « contrainte » si le matériau cristallin qui la constitue est contraint élastiquement en tension ou en compression lors d'une croissance cristalline, telle qu'une épitaxie, obligeant son paramètre de maille à être sensiblement différent du paramètre de maille nominal de ce matériau, le « paramètre de maille nominal » s'entendant comme le paramètre de maille du matériau sous sa forme massive, monocristalline et à l'équilibre.

A l'inverse, on appelle couche « relaxée » toute couche dont le matériau cristallin qui la constitue a un paramètre de maille sensiblement identique à son paramètre de maille nominal.

Etat de la technique L'invention concerne en outre un procédé de réalisation d'une structure Se01 dans laquelle la couche semiconductrice comprend des contraintes élastiques.

Lors d'une première étape du procédé, est formé sur une plaquette un film contraint, la couche contrainte étant en un matériau choisi parmi les matériaux semiconducteurs.

Lors d'une seconde étape, une couche de Si02 est formée sur le film contraint et/ou sur la surface d'un substrat.

Lors d'une troisième étape, le film contraint est transféré sur le substrat afin de former une structure Se01 dont la partie semiconductrice est constituée du film contraint et la partie isolante électriquement est constituée de la couche de Si02.

Une telle couche semiconductrice contrainte dans une structure SeOl, peut être intéressante à exploiter pour des propriétés physiques et/ou électriques qu'elle peut présenter.

Ainsi, par exemple, l'intérêt principal des couches de silicium (ou Si) contraint en tension consiste principalement en ce qu'elles présentent une mobilité moyenne des porteurs de charges (tels que des trous et des électrons) plus importante que celle habituellement trouvée dans des couches de Si relaxé.

Les couches de Si contraint peuvent à cet égard atteindre une mobilité des porteurs de charges 100% plus importante que celle présente au sein de couches de Si relaxé.

Dans le document WO 01/99162, divulguant une formation d'une couche de Si contraint selon ce dernier procédé général, il est proposé un transfert du film contraint par collage de la plaquette avec le substrat, puis par enlèvement de la plaquette en gravant sélectivement cette dernière « par l'arrière » (autrement appelé technique « etch-back »), donnant au final une structure SOI (acronyme anglo-saxon de « Silicon-On-Insulator ») dont la partie semiconductrice est la couche de Si contraint.

De façon alternative, et toujours dans le cas de réalisation d'une structure SOI avec du Si contraint, une technique « Smart-Cut3 », connue de l'homme du métier (et notamment décrite dans le document intitulé « Silicon- On-Insulator Technology : Materials to VLSI, 2nd Edition » de J.-P. Colinge édité chez « Kluwer Academic Publishers », p. 50 et 51. ) est employée lors de l'étape d'enlèvement de la plaquette à la place de ladite technique etch-back.

Ce procédé est notamment décrit dans le document intitulé « Préparation of novel SiGe-free strained Si on insulator » de T. A. Langdo et coll.

(Proceedings of the 2002. IEEE International SOI Conference, WilliamsburgNirginie (USA), page 211).

Les applications de telles structures SeOI, et de façon plus particulière les structures SOI, concernent le plus souvent des réalisations de composants

électroniques, optiques ou optoélectroniques, tels que des transistors ou des diodes, dans les couches semiconductrices contraintes.

Ces réalisations de composants nécessitent souvent des traitements thermiques à des températures élevées.

Les contraintes élastiques comprises dans la partie semiconductrice d'une structure SeOI doivent donc résister à ces traitements thermiques susceptibles de provoquer des relaxations importantes des contraintes (qui auraient un effet contraire à l'effet souhaité).

Or une structure Se01 telle que précédemment décrite voit se relâcher sensiblement les contraintes élastiques dans sa partie semiconductrice à partir d'une certaine température, qui peut être de l'ordre de 950°C à 1000°C ou plus dans le cas de ladite structure SOI contrainte.

Est donc ici mis en évidence un réel problème de tenue des contraintes élastiques comprises dans la partie semiconductrice d'une structure SeO. 1 lorsque celle-ci est soumise à une température supérieure à une température seuil.

Les procédés de réalisation de composants dans les parties semiconductrices contraintes de structures Se01 sont donc limités à des températures inférieures à cette température seuil, sous peine de perdre des propriétés souhaitées, telles que des propriétés électriques ou électroniques, qu'offrent les contraintes élastiques dans une telle structure Semi.

Et lés variétés de composants réalisables dans des couches contraintes d'une structure Se01 risquent ainsi d'être restreintes.

Présentation de l'invention La présente invention tente de vaincre cette difficulté en proposant selon un premier aspect une structure semi-conducteur sur isolant, comprenant une partie en matériau semiconducteur et une partie en matériau électriquement isolant, solidaires l'une de l'autre, des contraintes élastiques étant présentes dans la partie en matériau semiconducteur, caractérisée en ce

que la partie en matériau électriquement isolant présente une température de viscosité Te supérieure à la température de viscosité TG sio2 du SiO2.

D'autres caractéristiques de la structure semiconducteur-sur-isolant sont : - la température de viscosité TG Si02 du Si02 est supérieure à environ 1100°C, - la partie électriquement isolante est en Si3N4, en SixGeyNz ou en SiOyNz, -la partie électriquement isolante comprend du Si3N4, du SixGeyNz ou du SiOyNz, -la partie en matériau semiconducteur est un film en matériau contraint, - ta partie en matériau semiconducteur comprend un film en matériau contraint, -le matériau contraint est en Si1-yGey, avec y compris entre 0 et 1. la partie en matériau semiconducteur comprend en outre une couche en matériau relaxé ou pseudo-relaxé, la couche en matériau semiconducteur relaxé ou pseudo-relaxé est située entre le film en matériau contraint et la partie électriquement isolante, la couche en matériau semiconducteur en matériau relaxé ou pseudo-relaxé est situé du côté opposé à la partie électriquement isolante par rapport au film en matériau contraint, la partie en matériau semiconducteur comprend en outre deux couches chacune en matériau relaxé ou pseudo-relaxé, une de ces deux couches étant située entre le film en matériau contraint et la partie électriquement isolante, et l'autre de ces deux couches étant située du côté opposé à la partie électriquement isolante par rapport à la couche en matériau contraint,

- le matériau relaxé ou pseudo-relaxé est en Si,-xGex, - la partie en matériau semiconducteur est constituée successivement à partir de la partie électriquement isolante : # d'une couche en Si1-yGey contraint ; # d'une couche en Si1-xGex relaxé ou pseudo-relaxé, -la partie en matériau semiconducteur est constituée successivement à partir de la partie électriquement isolante : d'une couche en Si1-zGezrelaxé ou pseudo-relaxé d'une couche en Si1 yGey contraint, -la partie en matériau semiconducteur est constituée successivement à partir de la partie électriquement isolante : /d'une couche en Si1-zGex relaxé ou pseudo-relaxé # d'une couche en Si1-yGeycontraint; # d'une couche en Si,-xGex relaxé ou pseudo-relaxé.

Selon un deuxième aspect, l'invention propose un procédé de réalisation d'une structure semiconducteur-sur-isolant conforme à l'une des revendications précédentes, à partir d'une plaquette donneuse comprenant une couche supérieure en matériau cristallin ayant un premier paramètre de maille, caractérisé en ce qu'il comprend les étapes suivantes : (a) croissance sur ta couche supérieure de la plaquette donneuse d'un film en matériau choisi parmi les matériaux semiconducteurs ayant un paramètre de maille nominal sensiblement différent du premier paramètre de maille, sur une épaisseur suffisamment faible pour être essentiellement contraint élastiquement ; (b) formation d'au moins une couche en matériau isolant électriquement et ayant une température de viscosité Te supérieure à la température de viscosité TG Si02 du Si02 sur la surface de la plaquette donneuse du côté où la couche contrainte a été formée et/ou sur une surface du substrat récepteur ;

(c) collage du substrat récepteur avec la plaquette donneuse au niveau de la ou des couche (s) isolante (s) ; (d) enlèvement d'au moins une partie de la plaquette donneuse.

D'autres caractéristiques du procédé de réalisation d'une structure semiconducteur-sur-isolant sont : il comprend en outre, entre l'étape (a) et l'étape (b), une étape supplémentaire de croissance d'une couche relaxée ou pseudo- relaxée, en matériau choisi parmi les matériaux semiconducteurs, sur le film contraint, -la couche isolante électriquement est formée lors de l'étape (b) par nitruration de la ou des surface (s), la couche isolante électriquement est déposée sur au moins une surface à coller, - la couche isolante formée lors de l'étape (b) est constituée de Si3N4, de SixGeyNz ou de SiOyNz, - l'étape (d) concerne l'enlèvement d'une partie de la plaquette donneuse, la partie de la plaquette donneuse transférée sur le substrat récepteur après enlèvement étant au moins une partie de la couche supérieure en matériau cristallin, il comprend une étape supplémentaire mise en oeuvre avant l'étape (c) consistant en une implantation d'espèces atomiques dans la plaquette donneuse à une profondeur déterminée créant ainsi une zone de fragilisation au voisinage de la profondeur d'implant ; et en ce que l'étape (d) comprend un apport d'énergie de sorte à provoquer un détachement au niveau de la zone de fragilisation présente dans la plaquette donneuse,

- il comprend en outre, avant l'étape (a), une étape de formation de la plaquette donneuse comprenant : Une formation d'une couche poreuse sur un substrat support cristallin ; /croissance d'une couche cristalline sur la couche poreuse ; l'ensemble substrat support-couche poreuse-couche cristalline constituant la plaquette donneuse, la couche poreuse constituant une zone de fragilisation dans la plaquette donneuse ; et en ce que l'étape (d) comprend un apport d'énergie de sorte à provoquer un détachement au niveau de la zone de fragilisation présente dans la plaquette donneuse, - l'étape (d) comprend une étape de finition de la surface de la partie de la plaquette donneuse transférée sur le substrat récepteur, - l'étape (d) concerne en outre l'enlèvement de la partie de la plaquette donneuse transférée sur le substrat récepteur, de sorte à enlever toute la plaquette donneuse, - l'enlèvement de la partie de la plaquette donneuse restante sur. le film lors de l'étape (d) est mise en oeuvre par gravure chimique sélective vis à vis du matériau contraint du film.

D'autres aspects, buts et avantages de la présente invention apparaîtront mieux à la lecture de la description détaillée suivante de mise en oeuvre de procédés préférés de celle-ci, donnés à titre d'exemple non limitatif et faits en référence aux dessins annexés sur lesquels : Présentation des figures La figure 1 représente les différentes étapes d'un premier procédé de réalisation d'une structure électronique comprenant une couche mince en silicium contraint conforme à l'invention.

La figure 2 représente les différentes étapes d'un deuxième procédé de réalisation d'une structure électronique comprenant une couche mince en silicium contraint conforme à l'invention.

La figure 3 représente les différentes étapes d'un troisième procédé de réalisation d'une structure électronique comprenant une couche mince en silicium contraint conforme à l'invention.

La figure 4 représente les différentes étapes d'un quatrième procédé de réalisation d'une structure électronique comprenant une couche mince en silicium contraint conforme à l'invention.

Description détaillée de l'invention Un premier objectif de la présente invention consiste à former un film en matériau semiconducteur contraint sur un substrat.

Un deuxième objectif de l'invention réside dans la mise en oeuvre d'un procédé fiable de transfert d'un film de matériau contraint d'une plaquette donneuse vers un substrat récepteur, l'ensemble formant alors une structure électronique souhaitée, sans relaxation de la contrainte au sein du film au cours du transfert.

Un troisième objectif de l'invention est, au terme de la mise en oeuvre du procédé de transfert du film contraint, de réaliser une structure Se01 dont la partie semiconductrice comprend des contraintes élastiques, et de permettre de conserver une tenue de ces contraintes lors de traitements thermiques à haute température.

C'est, dans un cas particulier, de pouvoir conserver la tenue des contraintes au moins relativement d'une couche de Si contraint d'une structure SeOI, lors de traitements thermiques à des températures supérieures à environ 950°C à 1000°C.

De tels traitements thermiques peuvent être employés au cours de process mis en oeuvre postérieurement ou au cours de la formation du film contraint, tels que par exemple une réalisation de composants dans le film.

Dans les exemples non limitatifs de procédés selon l'invention qui seront traités, dont les étapes principales sont décrites en référence aux figures 1 à 4, seront étudiés des cas où le film contraint 2 à transférer pour réaliser la structure SeOI selon l'invention est en Si contraint.

Les figures 1a à 1 d représentent les étapes d'un premier de ces procédés selon l'invention.

On part, en référence à la figure 1a, d'une plaquette donneuse 1 qui aura pour fonction d'être un substrat à la croissance du film contraint 2 (en référence à la figure 1 b).

La plaquette donneuse 1 est un"pseudo-substrat"comprenant un substrat support 1 A en Si monocristallin et une structure tampon 1B qui sera interfacée avec le film contraint 2.

On désigne par « structure tampon 1 B » toute structure se comportant comme une couche tampon.

On entend généralement par « couche tampon » une couche de transition entre une première structure cristalline telle que le substrat support 1A et une deuxième structure cristalline telle que le film 2, ayant comme fonction première une modification de propriétés du matériau, telles que des propriétés structurelles, stoechiométriques ou une recombinaison atomique en surface.

Dans un cas particulier de couche tampon, cette dernière peut permettre d'obtenir une deuxième structure cristalline dont le paramètre de maille diffère sensiblement de celui du substrat support 1A.

De façon avantageuse, la structure tampon 1 B présente en surface une structure cristallographique sensiblement relaxée et/ou sans un nombre notable de défauts structurels.

De façon avantageuse, la couche tampon a au moins une des deux fonctions suivantes : diminution de la densité de défauts dans la couche supérieure ;

- adaptation d'un paramètre de maille entre deux structures cristallographiques de paramètres de maille différents.

Pour réaliser la deuxième fonction, la couche tampon présente aux alentours d'une de ses faces un premier paramètre de maille sensiblement identique à celui du substrat support 1A et aux alentours de son autre face un deuxième paramètre de maille.

La couche tampon comprise dans la structure tampon 1B permet de présenter à sa surface un paramètre de maille sensiblement différent du paramètre de maille du substrat support 1A, et ainsi de permettre d'avoir dans une même plaquette donneuse 1, une couche ayant un paramètre de maille différent de celui du substrat support 1A.

La couche tampon peut permettre en outre, dans certaines applications, à la couche sus-jacente d'éviter de contenir une grande densité de défauts et/ou de subir des contraintes notables.

Selon une première technique de réalisation de structure tampon 1B, une couche tampon est formée de sorte à avoir un paramètre de maille se modifiant de façon globalement progressive sur une épaisseur conséquente pour établir la transition entre les deux paramètres de maille.

Une telle couche est généralement appelée couche métamorphique.

Une telle couche tampon est avantageusement en SiGe avec de préférence une concentration en Ge croissant progressivement à partir de l'interface avec le substrat support 1A.

L'épaisseur est typiquement comprise entre 1 et 3 micromètres, pour des concentrations en Ge en surface de moins de 30 %, pour obtenir une bonne relâche structurelle en surface, et pour confiner des défauts liés à la différence de paramètre de maille de sorte qu'ils soient enterrés.

Optionnellement, une croissance d'une couche additionnelle, en SiGe ayant une composition en Ge constante, suit ou précède la formation de la couche tampon, l'ensemble formant ladite structure tampon 1 B.

La couche additionnelle est en SiGe sensiblement relaxé'par la couche tampon, avec une concentration en Gé avantageusement uniforme et sensiblement identique à celle de la couche tampon au voisinage de leur interface.

La concentration de germanium dans le silicium au sein de la couche de SiGe relaxé est typiquement comprise entre 15 % et 30 %.

Cette limitation à 30 % représente une limitation typique des techniques actuelles, mais peut être amenée à évoluer dans les prochaines années.

La couche additionnelle a une épaisseur pouvant varier grandement selon les cas, avec une épaisseur typique comprise entre 0,5 et 1 micron.

Selon une deuxième technique de réalisation de structure tampon 1B, on se base sur une technique de dépôt d'une couche superficiellement à un substrat support 1A, cette couche superficielle ayant un paramètre de maille nominal sensiblement différent du paramètre de maille du matériau voisin de la surface du substrat support 1A.

On appelle ici « paramètre de maille nominal » le paramètre de maille d'un matériau sous sa forme massive, monocristalline et à l'équilibre.

Ce dépôt de la couche superficielle est réalisé de sorte que la couche déposée soit pratiquement exempte de défauts plastiques, telles que des dislocations.

Cette couche superficielle est réalisée de sorte à présenter au final : - une première partie en contact avec le substrat support 1A, qui confine des défauts plastiques, telles que des dislocations ; et - une deuxième partie, relaxée ou pseudo-relaxée par la première partie, et présentant pas ou peu de défauts plastiques.

La première partie de la couche superficielle déposée joue alors le rôle d'une couche tampon.

La technique de dépôt employée pour réaliser une telle couche tampon- peut comprendre des variations dans le temps de températures et de compositions chimiques de dépôt.

On peut ainsi réussir à réaliser une couche tampon présentant une composition chimique sensiblement constante en épaisseur, contrairement à une couche tampon réalisée selon la première technique.

Une ou plusieurs couches peuvent cependant être intercalée (s) entre la couche tampon et la deuxième partie de la couche superficielle.

La couche tampon peut en outre avoir une épaisseur inférieure aux plus petites épaisseurs des couches tampons réalisées selon la première technique.

Le document WO 00/15885 enseigne un exemple de réalisation d'une telle structure tampon selon cette dernière technique comprenant en particulier les étapes suivantes : . dépôt sur un substrat support 1A en Si d'une première couche en Ge ou en SiGe ; . puis, éventuellement, dépôt d'une deuxième couche additionnelle, pouvant améliorer la qualité cristallographique du film 2 sus-jacent, tel que décrit dans le document WO 00/15885, la deuxième couche étant en : o SiGe (50/50) dans le cas où la première couche de la couche tampon est en Ge ; o Si contraint dans te cas où la première couche de la couche tampon est en SiGe.

L'épaisseur de cette structure tampon 1B peut en particulier être de l'ordre de 0.5 à 1 micron, ce qui est inférieur à l'épaisseur d'une couche tampon réalisée selon la première technique.

On a de la sorte réalisé la plaquette donneuse 1, la plaquette donneuse 1 comprenant ledit substrat support 1A en Si et ladite structure tampon 1B en Ge ou en SiGe.

Selon une troisième technique de réalisation de structure tampon 1B, une première étape consiste en un dépôt d'une couche 1 B en SiGe contraint sur un substrat support 1A en Si, le substrat support 1A et éventuellement la couche 1 B épitaxiée étant compris dans la plaquette donneuse 1.

Une deuxième étape consiste en une implantation d'espèces atomiques, telles de l'hydrogène et/ou de l'hélium, à une énergie d'implantation et à un dosage des espèces déterminés afin de former dans l'épaisseur entre la profondeur d'implant et la couche contrainte, une zone de perturbation.

Une zone de perturbation se définit comme une zone présentant des contraintes internes susceptibles de former des perturbations structurelles dans les parties environnantes.

Ces contraintes internes sont alors susceptibles de créer des perturbations cristallographiques dans la couche contrainte sus-jacente.

Lors de la première étape, les gammes d'énergies d'implant de H ou de He utilisées se situent typiquement entre 12 et 25 keV.

Les doses de H ou de He implantés se situent typiquement entre 1014 et 1017 cm~2.

>Ainsi, par exemple, pour une couche contrainte 1B à 15 % de Ge, on utilisera préférentiellement du H pour l'implant dosé autour de 3. 10'6 cm-2 à une énergie autour de 25 keV.

>Ainsi, par exemple, pour une couche contrainte 1B à 30 % de Ge, on utilisera préférentiellement du He pour l'implant dosé autour de 2. 1016 cm'2 à une énergie autour de 18 keV.

Les profondeurs d'implant des espèces atomiques dans la plaquette donneuse 1 se situent alors typiquement entre environ 50 nm et 100 nm.

Pour créer ou accentuer les perturbations de la zone de perturbation, la couche tampon est réalisée selon cette troisième technique au cours de la mise en oeuvre d'une troisième étape par un apport d'énergie thermique adapté et convenablement paramétré pour provoquer une relaxation au moins relative dé

contraintes élastiques de la couche 1B en SiGe contraint afin de former une « couche contrainte relaxée » en SiGe.

Le traitement thermique est préférentiellement mis en oeuvre sous atmosphère inerte ou oxydante.

Ainsi, un traitement thermique particulier à mettre en oeuvre pour ce type de plaquette donneuse 1 se fait à des températures comprises typiquement entre 400 °C et 1000°C pendant une durée pouvant aller de 30 s à 60 minutes, et plus particulièrement de environ 5 minutes à environ 15 minutes.

Ainsi, la zone de perturbation : confine des défauts de type dislocations ; et adapte le paramètre de maille du substrat support 1A en Si au paramètre de maille nominal de la couche 1 B contrainte en SiGe.

Elle peut donc être considérée ici comme une couche tampon.

Une variante à cette technique consiste à former le film en Si 2 sur la couche 1 B de SiGe contraint avant l'implantation des espèces.

L'implantation puis le traitement thermique vont alors relaxer ou pseudo- relaxer la couche de SiGe contraint (comme précédemment décrit) et contraindre le film 2.

Dans ce cas, la formation de la couche tampon et la formation de la contrainte dans le film 2 sont intimement liées.

Pour plus de précisions, on pourra se référer à B. Hôllander et coll., notamment dans le document intitulé « Strain relaxation of pseudomorphic Si1 xGex/Si (100) heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication » (dans Nuclear and Instruments and Methods in Physics Research B 175-177 (2001) 357-367).

Quelle que soit la configuration structurelle de la plaquette donneuse 1 dans cette application du procédé se ! on l'invention, cette dernière est constituée au niveau de l'interface avec le film contraint 2 d'un matériau en Sir xGex cristallin présentant peu ou pas de défauts cristallographiques.

La plaquette donneuse 1 comprend en tous cas une couche supérieure qui a une épaisseur suffisamment importante pour pouvoir imposer son paramètre de maille au film contraint 2 qui sera sus-jacent, sans que ce dernier n'influence sensiblement la structure cristalline de la couche supérieure de la plaquette donneuse 1.

Une légère étape de finition de la surface de la plaquette donneuse 1 est avantageusement mise en oeuvre pour améliorer la qualité de surface, au moyen de techniques de finition de surface telles qu'un polissage, une gravure chimique, une abrasion, une planarisation mécano-chimique (encore appelée CMP), une oxydation sacrificielle, un bombardement d'espèces ou autres techniques de lissage.

En référence à la figure 1 b, une croissance d'un film 2 en Si est mise en oeuvre sur le substrat de croissance en Sii-xGex de la plaquette donneuse 1.

Le film 2 en Si est avantageusement formé par épitaxie en utilisant les techniques connues telles que les techniques CVD et MBE (abréviations respectives de « Chemical Vapor Deposition » et « Molecular Beam Epitaxy »).

Le silicium ayant un paramètre de maille différent de celui du germanium, le film 2 est alors obligé par le Sii-xGex de croissance à augmenter son paramètre de maille nominal pour le rendre sensiblement identique à celui de son substrat de croissance et présenter ainsi des contraintes internes en tension.

Ces modifications de sa structure cristallographique interne vont augmenter la mobilité des porteurs de charge (tels que les trous et les électrons) en modifiant la structure des bandes d'énergie du cristal de silicium On obtient ainsi les propriétés électriques recherchées pour ce film 2 dans cette invention.

Pour qu'une couche soit contrainte élastiquement, son épaisseur ne doit cependant pas dépasser une épaisseur critique de contrainte élastique.

Au delà de l'épaisseur critique, des contraintes plastiques et des relaxations élastiques peuvent apparaître-dans lé film 2, ce qui détériorerait sensiblement ses propriétés électriques.

L'épaisseur critique de contrainte élastique dépend principalement du matériau choisi pour constituer la couche contrainte et de la différence de paramètre de maille avec le matériau de la structure cristalline sur laquelle elle a été formée.

Ainsi, le silicium ayant un paramètre de maille d'environ 4,2 % plus petit que celui du germanium, le désaccord de maille entre le silicium du film 2 et du support de croissance en Sii-xGex est tel qu'il implique une épaisseur critique du film 2 comprise entre environ 100 A et 2000 Â, dépendant de la valeur de x.

Par exemple, si x = 0,2, le film 2 en Si contraint est typiquement de l'ordre de 200 A environ.

L'épaisseur critique peut dépendre aussi de paramètres de croissance tels que la température à laquelle le film 2 a été formé, des sites de nucléation à partir desquels il a été épitaxié, ou des techniques de croissance employées (par exemple CVD où MBE).

Des valeurs d'épaisseurs critiques d'un film 2 de Si épitaxiées sur un substrat de croissance en SJi-xGOx sont par exemple présentées dans le document intitulé « High-mobility Si and Ge structures » de Friedrich Schâffler (Semiconductor Science Technology, 12 (1997) 1515-1549).

L'épaisseur du film 2 en Si contraint est ainsi typiquement de quelques centaines d'angstrôms, de préférence comprise entre 100 et 500 A.

Une fois formée, le film 2 a donc un paramètre de maille sensiblement voisin de celui du Si1 xGex et présente des contraintes élastiques en tension.

L'ensemble plaquette donneuse 1 et film 2 forment une plaquette pré- collage 10.

En référence à la figure 1c, un collage de la plaquette pré-collage 10 avec un substrat récepteur 4 est mis en oeuvre.

Avant ce collage, au moins une couche isolante 3 en matériau isolant électrique est formée en surface de la plaquette pré-collage 10 et/ou en surface du substrat récepteur 4.

Le matériau choisi pour une couche isolante 3 est un matériau ayant une température de viscosité TG supérieure à la température de viscosité Te Si02 du Si02.

La valeur de Te 3 si02 du Si02 peut varier de façon sensible selon certains critères, tels que : - la technique de réalisation employée pour la réalisation de la couche de Si02 ; en effet, si la couche est réalisée par oxydation thermique (que ce soit en atmosphère sèche ou humide, associés à l'emploi ou non d'espèces chimiques), Test02 est de l'ordre d'environ 1100°C à environ 1150°C, alors que dans le cas d'une couche formée par dépôt de Si02, cette Te Si02 est en général inférieure ; - les paramètres de réalisation de la structure SeOl, tels que par exemple l'énergie d'activation des surfaces à coller atteinte préalablement au collage, - des paramètres structurels, tels que le coefficient de charges de contraintes que présente le film 2.

La température de viscosité Te si02 du Si02 peut ainsi atteindre jusqu'à 1100°C-1150°C.

Si la température de viscosité Te est une limite thermique théorique au- delà de laquelle les contraintes élastiques semblent se relâcher de façon sensible, des premières relaxations de contraintes peuvent cependant apparaître avant Te à des températures inférieures à Te (typiquement inférieures jusqu'à environ 100°C à 200°C), le taux de relaxation étant néanmoins de plus en plus important au fur et à mesure qu'on se rapproche de TG.

La fonction d'une couche isolante 3 est principalement double :

- isoler electriquement le substrat récepteur 4 du film 2, notamment dans la structure 20 SeOl finale (voir figure 1d); -tenir la contrainte élastique dans le film 2 à des hautes températures, (supérieures à environ 950°C-1000°C).

Cette couche isolante 3 peut en outre avoir des propriétés adhésives particulièrement intéressantes à exploiter lors de l'étape de collage.

La couche isolante 3 peut être formée par dépôt direct sur la surface considérée ou par réaction chimique entre des espèces atomiques de là surface considérée avec des espèces gazeuses en atmosphère contrôlée.

Dans un premier cas avantageux selon l'invention, le matériau de la couche isolante 3 est en Si3N4.

Une couche de Si3N4 a ainsi une température Te supérieure à environ 1500°C.

La couche isolante en-Si3N4 peut être formée par nitruration avec le silicium du film 2 et/ou avec du silicium du substrat récepteur 4 (si celui-ci en contient en surface) ; ou par dépôt d'une couche de nitrure par une technique CVD sur la surface considérée.

II est à noter que le Si3N4 a des propriétés de collage à peu près équivalentes aux propriétés de collage du Si02 en terme d'énergie de collage et de qualité de transfert notamment dans le cas de ta mise en oeuvre d'un procédé Smart Cul@, en référence par exemple du document intitulé"From SOI to SOIM Technology : application for specific semi conductor processes"de O.

Rayssac et col. (dans SOI Technology and Devices X, PV 01-03 ecs Proceedings, Pedington, and J (2001)).

Dans un deuxième cas avantageux selon l'invention, le matériau de la couche isolante 3 est en SiOyNz.

Lors de la formation d'une couche isolante 3 en SiOyNz, on pourra avantageusement jouer sur la valeur de z, afin de faire évoluer la température

de viscosité Te qui est pour ce matériau sensiblement fonction de cette composition d'azote.

Ainsi, avec une composition z croissante, il est possible de faire évoluer la Te de la couche isolante 3 typiquement entre une Te de l'ordre de celui du Si02 (qui peut varier autour de 1100°C) et une Te de l'ordre de celui du Si3N4.

En jouant sur y, on peut ainsi couvrir une large gamme de TG.

Les valeurs Te de la couche isolante 3, si elles dépendent essentiellement du matériau de la couche vitreuse, peut aussi fluctuer suivant les conditions selon lesquelles elle a été formée.

Dans un cas de figure avantageux, on pourra ainsi adapter les conditions de formation de la couche isolante 3 de façon contrôlée de sorte à sélectionner une Te « à la carte » supérieure à Te si02.

On pourra ainsi jouer sur les paramètres de dépôt, telles que la température, le temps, le dosage et le potentiel de l'atmosphère gazeuse, etc.

Des éléments de dopage pourront aussi être ajoutés aux éléments principaux gazeux contenus dans l'atmosphère de vitrification, tels que du Bore et du Phosphore qui peuvent avoir la faculté de diminuer la TG.

Après formation d'une ou plusieurs couches isolantes 3 sur une ou les deux surfaces à coller, une étape de finition est avantageusement mise en oeuvre sur les deux surfaces à coller, avant l'étape de collage, par exemple au moyen d'une desdites techniques de finition, afin de rendre les surfaces à coller les moins rugueuses possibles.

Le collage consiste à mettre en contact les surfaces à coller de la plaquette pré-collage 10 et le substrat récepteur 4.

L'opération de collage en tant que telle s'effectue par une mise en contact des surfaces à coller.

Les liaisons de collage sont préférentiellement de nature moléculaire en utilisant des propriétés hydrophiles des surfaces à coller.

Pour attribuer ou accentuer les propriétés hydrophiles des surfaces à coller, des nettoyages chimiques préalables des deux structures à coller dans

des bains peuvent être mis en oeuvre, comprenant par exemple un traitement SC1 bien connu de l'homme du métier.

Un recuit de l'ensemble collé peut en outre être mis en oeuvre pour renforcer les liaisons de collage, par exemple en modifiant la nature des liaisons de collage, telles que des liaisons de covalence ou autres liaisons.

Pour plus de précisions quant aux techniques de collage, on pourra se référer notamment au document intitulé « Semiconductor Wafer Bonding » (Science and technology, Interscience Technology) par Q. Y. Tong, U. Gôsele et Wiley.

En référence à la figure 1d est représentée la structure Se01 obtenue après enlèvement de la plaquette donneuse 1.

Selon un premier mode de réalisation de l'enlèvement de la plaquette donneuse 1, est mis en oeuvre un détachement de toute ou partie de la plaquette donneuse 1 au niveau d'une zone de fragilisation formée au préalable dans la plaquette donneuse 1, par apport d'énergie.

Cette zone de fragilisation est sensiblement parallèle à la surface de collage, et présente des fragilités de liaisons entre la partie au-dessus et au- dessous d'elle, ces liaisons fragiles étant susceptibles d'être rompues sous l'apport d'énergie, telle qu'une énergie thermique et/ou mécanique.

Selon une première technique de réalisation de la zone de fragilisation, est mise en oeuvre une technique nommée Smart-Cute et comprenant en premier lieu une implantation d'espèces atomiques dans la plaquette donneuse 1, au niveau de la zone de fragilisation.

Les espèces implantées peuvent être de l'hydrogène, de l'hélium, un mélange de ces deux espèces ou d'autres espèces légères.

L'implantation a lieu de préférence juste avant collage.

L'énergie d'implantation est choisie pour que les espèces, implantées à travers la surface de la couche isolante 3 (au cas où elle est formée sur la plaquette donneuse 1), traversent l'épaisseur de la couche isolante 3,

l'épaisseur du film contraint 2 et une épaisseur déterminée de la partie supérieure de la plaquette donneuse 1.

Il est préférable d'implanter dans la plaquette donneuse 1 suffisamment profondément pour que le film contraint 2 ne subisse pas de dommages lors de l'étape de détachement de la plaquette donneuse 1.

La profondeur d'implant dans la plaquette donneuse 1 est ainsi typiquement de 1000 A environ et plus.

La fragilité des liaisons dans la zone de fragilisation est trouvée principalement par le choix du dosage des espèces implantées, le dosage étant ainsi typiquement compris entre 1016 cm' et 1017 cm~2, et plus précisément entre environ 2. 10'6 cm-2 et environ 7. 1016 cm-2.

Le détachement au niveau de cette zone de fragilisation s'effectue alors habituellement par apport d'énergie mécanique et/ou thermique.

Pour plus de précisions quant au procédé Smart-Cut@, on pourra par exemple se référer au document intitulé « Silicon-On-Insulator Technology : Materials to VLSI, 2nd Edition » de J.-P. Colinge édité chez « Kluwer Academic Publishers », p. 50 et 51.

Selon un deuxième mode de réalisation de la zone de fragilisation, est mise en oeuvre une technique notamment décrite dans le document EP 0 849 788.

La zone de fragilisation est ici réalisée avant la formation du film 2, et lors de la formation de la plaquette donneuse 1.

La réalisation de la zone de fragilisation comprend les opérations principales suivantes : 'formation d'une couche poreuse sur un substrat ; . croissance d'une ou plusieurs couche (s) sur la couche poreuse.

L'ensemble substrat-couche poreuse-couche (s) constitue alors la plaquette donneuse 1, et la couche poreuse constitue alors la zone de fragilisation de la plaquette donneuse 1.

Un apport d'énergie, tel qu'un apport d'énergie thermique et/ou mécanique, au niveau de la zone de fragilisation poreuse, conduit alors à un détachement du substrat support 1 A de la ou des couche (s) sus-jacente (s) à la couche poreuse.

La technique préférée selon l'invention d'enlèvement de matière au niveau d'une zone de fragilisation, réalisée selon un des deux modes de réalisation non limitatif ci-dessus, permet ainsi de retirer rapidement et en bloc une partie importante de la plaquette donneuse 1.

Elle permet aussi de pouvoir réutiliser la partie retirée de la plaquette donneuse 1 dans un autre procédé, comme par exemple un procédé selon l'invention.

Ainsi, une reformation d'un film contraint sur la partie retirée et d'une éventuelle autre partie d'une plaquette donneuse et/ou d'autres couches peut être mise en oeuvre, de préférence après un polissage de la surface de la partie retirée.

Un étape de finition de surface permet de retirer la partie restante de la plaquette donneuse 1 en Si1 xGex, celle-ci pouvant être réduite par différentes techniques de finition telles qu'un polissage CMP, une abrasion, un recuit thermique RTA, une oxydation sacrificielle, une gravure chimique, prises seules ou en combinaison.

De manière avantageuse, l'enlèvement de matière de finition met en oeuvre au moins en fin d'étape une gravure chimique sélective, prise en combinaison ou non avec des moyens mécaniques.

Ainsi des solutions de gravure sélective du SiGe vis à vis du Si telle qu'une solution comprenant du HF : H202 : CH3COOH (sélectivité d'environ 1 : 1000) peuvent être mises en oeuvre pour retirer la partie restante de Sil-xGex.

Le film 2 a alors une structure cristalline et des propriétés d'homogénéité en épaisseur voisines de celles qu'il présentait après croissance sur la plaquette donneuse 1.

Après l'étape de collage, une deuxième technique d'enlèvement de matière sans détachement et sans zone de fragilisation, peut être mise en oeuvre selon l'invention pour l'enlèvement du substrat donneur 1.

Elle consiste à mettre en oeuvre une gravure chimique et/ou mécanique et/ou mécano-chimique.

On peut par exemple mettre en oeuvre des gravures éventuellement sélectives du ou des matériaux de la plaquette donneuse 1 à retirer, selon un -procédé de type « etch-back ».

Cette technique consiste à graver le substrat donneur 1 « par derrière », c'est à dire à partir de la face libre de la plaquette donneuse 1.

Des gravures par voie humide mettant en oeuvre des solutions de gravure adaptées aux matériaux à enlever peuvent être mises en oeuvre.

Des gravures par voie sèche peuvent également être mises en oeuvre pour enlever de la matière, telles que des gravures par plasma ou par pulvérisation.

La ou les gravures peuvent en outre être seulement chimiques ou électrochimiques ou photoélectrochimiques.

La ou les gravures peuvent être précédées ou suivies par une attaque mécanique de la plaquette donneuse 1, tel un rodage, un polissage, une gravure mécanique ou une pulvérisation d'espèces atomiques.

La ou les gravures peuvent être accompagnées d'une attaque mécanique, tel qu'un polissage éventuellement combiné avec une action d'abrasifs mécaniques dans un procédé CMP.

Toutes les techniques précitées d'enlèvement de matière de la plaquette donneuse 1, sont proposées à titre d'exemple dans le présent document, mais ne constituent en rien une limitation, l'invention s'étendant à tous types de techniques aptes à enlever de la matière de la plaquette donneuse 1 conformément au procédé selon l'invention.

En référence à la figure 1d, on obtient au final une structure 20 SOI dont la partie semiconductrice (c'est à dire le film 2) est en Si contraint, et dont la

partie isolante (c'est à dire la couche isolante 3) a une température de viscosité Te supérieure à TG Si02 comme par exemple le Si3N4 ou le SiOyNz.

La structure 20 SOI permet alors de réaliser des traitements thermiques supérieurs à 950°C-1000°C, tels que certains traitements à mettre en oeuvre pour la réalisation de composants dans le film 2, sans que sa partie semiconductrice en matériau contraint ne subisse de relaxation élastique importante, comme c'est le cas de structures SOI ayant une partie isolante en Si02.

Un deuxième procédé selon l'invention est présenté en référence aux figures 2a à 2d.

Ce procédé est globalement le même que celui décrit en référence aux figures 1a à 1d, à l'exception de l'étape d'enlèvement de la plaquette donneuse 1.

En effet, l'enlèvement de matière de la plaquette donneuse 1 concerne ici non pas toute la plaquette donneuse 1 mais uniquement une partie de la plaquette donneuse 1, l'autre partie de la plaquette donneuse 1 formant une couche supérieure 5 à la structure 20 (en référence à la figure 2d).

Les techniques d'enlèvement de matière sont sensiblement les mêmes que celles exposées plus haut (en référence de la figure 1 d).

Elles sont cependant mises en oeuvre de sorte à conserver cette couche supérieure 5, et que celle-ci soit constituée d'au moins une partie de la structure tampon 1 B.

Ce procédé selon l'invention est avantageusement mis en oeuvre pour une structure tampon 1B réalisée selon ladite première technique ou ladite deuxième technique de réalisation d'une structure tampon 1 B.

Ce procédé selon l'invention est particulièrement avantageux si l'un ou l'autre des deux types de structure tampon (les deux types de structure tampon étant associés respectivement aux deux techniques de réalisation) comprend dans sa partie supérieure une couche de Si1 xGex à composition sensiblement constante sans trop de défauts cristallographiques. Dans ce cas, la mise en

oeuvre des techniques d'enlèvement de matière est paramétrée de sorte que la couche supérieure 5 comprenne au moins en partie cette dernière couche en Si_XGex. On aura ainsi une structure 20 comprenant une couche supérieure 5 en en Sii-xGex de qualité.

Après l'enlèvement de matière, une étape de finition de surface est avantageusement mise en oeuvre pour retirer des rugosités de surface et des inhomogénéités d'épaisseur de la couche supérieure 5 en Sti-xGCx, par exemple par polissage, abrasion, planarisation CMP, gravure chimique, prises seules ou en combinaison.

Selon une variante, la plaquette donneuse 1 comprend une couche d'arrêt de gravure située entre la couche supérieure 5 et le reste de la plaquette donneuse 1 permettant de terminer l'étape de finition par une gravure sélective au niveau de cette couche d'arrêt, et d'obtenir une couche supérieure 5 particulièrement homogène en épaisseur et peu rugueuse en surface.

En référence à la figure 1d, on obtient au final une structure 20 Si1-xGex /SOI dont la partie semiconductrice (c'est à dire la couche supérieure 5 et le film 2) comprend du Si contraint, et dont la partie isolante (c'est à dire la couche isolante 3) a une température de viscosité Te supérieure à Te si02 comme par exemple le Si3N4 ou le SiOyNz.

La structure 20 permet alors de réaliser des traitements thermiques supérieurs à 950°C-1000°C, sans perdre trop de contrainte dans le film 2.

Dans un cas de figure particulier où un traitement thermique est effectué à une température et pendant une durée supérieures respectivement à une température et à une durée de référence à partir desquels le Ge diffuse dans le Si, le Ge contenu dans la couche supérieure 5 peut diffuser dans le film 2.

Dans certains autres cas, cet effet de diffusion, s'il est convenablement contrôlé, peut être recherché.

En effet, la diffusion peut être contrôlée de sorte que les espèces de Ge se répartissent de façon uniforme dans l'ensemble des deux couches 2 et 5,

formant une unique couche de SiGe ayant une concentration en Ge sensiblement uniformisée.

On trouvera notamment une discussion de ce dernier point dans le document US 5 461 243, colonne 3, lignes 48 à 58.

Un troisième procédé selon l'invention est présenté en référence aux figures 3a à 3e.

Ce procédé est globalement le même que celui décrit en référence aux figures 1a à 1d, à l'exception qu'il comprend une étape supplémentaire de croissance cristalline d'une couche additionnelle 6 mise en oeuvre en référence à la figure 3c.

Cette couche additionnelle 6 est épitaxiée, par exemple par une technique CVD ou MBE, sur le film 2 de Si contraint.

Le matériau dont elle est constituée peut être tout type de matériau.

Cependant, ce matériau est préférentiellement en Si1zGez avec une composition z sensiblement identique à la composition x du Si1-xGex présent en surface de la structure tampon 1B, de sorte que la couche additionnelle 6 soit relaxée ou pseudo-relaxée.

Après la croissance de la couche additionnelle 6, la couche isolante 3 est formée au niveau de la couche additionnelle 6 et/ou en surface du substrat récepteur 4.

Dans le cas où la formation de la couche isolante 3 a lieu en surface de la couche additionnelle 6, elle peut être réalisée par dépôt direct ; ou par réaction chimique entre des espèces atomiques et le matériau constituant la surface de la couche additionnelle 6, avec des espèces gazeuses en atmosphère contrôlée.

Une couche isolante en SixGeyNz peut par exemple être formée par nitruration avec le silicium-germanium de la couche additionnelle 6 en Si, zGez.

Les étapes de collage (en référence à la figure 3d) et d'enlèvement de matière (figure 3e) sont ensuite typiquement identiques à celles référencées 1c et 1 d.

En référence à la figure 3e, on obtient au final une structure 20 Si contraint/SGOI dont la partie semiconductrice (c'est à dire le film 2 et la couche additionnelle 6) comprend du Si contraint, et dont la partie isolante (c'est à dire la couche isolante 3) a une température de viscosité Te supérieure à Te si02 comme par exemple le SixGeyNz.

La structure 20 permet alors de réaliser des traitements thermiques supérieurs à 950°C-1000°C, sans perdre trop de contrainte dans le film 2.

Dans un cas de figure particulier où un traitement thermique est effectué à une température et pendant une durée supérieures respectivement à une température et à une durée de référence à partir desquels le Ge diffuse dans le Si, le Ge contenu dans la couche additionnelle 6 peut diffuser dans le film 2.

Dans certains autres cas, cet effet de diffusion, s'il est convenablement contrôlé, peut être recherché.

En effet, la diffusion peut être contrôlée de sorte que les espèces de Ge se répartissent de façon uniforme dans l'ensemble des deux couches 2 et 6, formant une unique couche de SiGe ayant une concentration en Ge sensiblement uniformisée.

On trouvera notamment une discussion de ce dernier point dans le document US 5 461 243, colonne 3, lignes 48 à 58.

En référence aux figures 4a à 4e, et plus particulièrement aux figures 4c et 4e, un quatrième procédé selon l'invention est globalement le même que celui décrit en référence aux figures 1a à 1d, à l'exception que : * l'enlèvement de matière de la plaquette donneuse 1 concerne ici non pas toute la plaquette donneuse 1 mais uniquement une partie de la plaquette donneuse 1, laissant une couche supérieure 5 dans la partie supérieure de la structure 20 finale (en référence à la figure 4e) ;

* il comprend une étape supplémentaire de croissance cristalline d'une couche additionnelle 6 qui est mise en oeuvre en référence à la figure 4c.

Ce procédé comprend en fait une étape identique à celle décrite en référence à la figure 2d, formant une couche supérieure 5 (voir figure 4e), et une étape identique à celle décrite en référence à la figure 3c, formant une couche additionnelle 6 (voir figure 4e) intercalée entre le film 2 et le substrat récepteur 4.

Les moyens de formation de ces deux couches 5 et 6, ainsi que les possibilités d'évolution de leur structure et leur effet sur la structure finale sont donc essentiellement les mêmes que ceux décrits dans les procédés en référence aux figures 2a à 2d et aux figures 3a à 3e.

En référence à la figure 4e, on obtient au final une structure 20 SiGe/Si contraint/SGOI dont la partie semiconductrice (c'est à dire le film 2 et la couche additionnelle 6) comprend du Si contraint, et dont la partie isolante (c'est à dire la couche isolante 3) a une température de viscosité Te supérieure à 950°C-1000°C comme par exemple le SixGeyNz.

La structure 20 permet alors de réaliser des traitements thermiques supérieurs à Tcsioe sans perdre trop de contrainte dans le film 2.

Dans un cas de figure particulier où un traitement thermique est effectué à une température et pendant une durée supérieurs respectivement à une température et à une durée de référence à partir desquels le Ge diffuse dans le Si, le Ge contenu dans la couche additionnelle 6 et dans la couche supérieure 5 peut diffuser dans le film 2.

Dans certains autres cas, cet effet de diffusion, s'il est convenablement contrôlé, peut être recherché.

En effet, la diffusion peut être contrôlée de sorte que les espèces de Ge se répartissent de façon uniforme dans l'ensemble des trois couches 2,5 et 6, formant une unique couche de SiGe ayant une concentration en Ge sensiblement uniformisée.

On trouvera notamment une discussion de ce dernier point dans le document US 5 461 243, colonne 3, lignes 48 à 58.

Selon un des quatre procédés préférés selon l'invention ci-dessus, ou selon un équivalent de ceux-ci, des étapes en vue d'une réalisation de composants peuvent être intégrées ou succéder à ce procédé selon l'invention.

Ainsi, des étapes de préparation à la réalisation de composants peuvent être mises en oeuvre au cours du procédé, sans altérer le taux de contraintes dans le film 2.

Elles sont mises en oeuvre au niveau du film 2 en Si contraint de la structure SGOI en référence à la figure 1d, de la couche supérieure 5 en Si1 xGex relaxé et/ou du film 2 de la structure SiGe/SOI en référence à la figure 2d, du film 2 et/ou de la couche additionnelle 6 en Si1 zGez relaxé de la structure Si contraint/SGOI en référence à la figure 3e, de la couche supérieure 5 en Si1 xGex relaxé et/ou du film 2 et/ou de la couche additionnelle 6 en Si1 zGez relaxé de la structure SiGe/Si contraint/SGOI en référence à la figure 4e.

On pourra par exemple entreprendre des traitements locaux destinés à graver des motifs dans les couches, par exemple par lithographie, par photolithographie, par gravure aux ions réactifs ou par toute autre gravure avec masquage en motifs.

Une ou plusieurs étapes de réalisation de composants, tels que des transistors, dans le film 2 en Si contraint (ou dans la couche de SiGe relaxé 2' dans le cas où celle-ci n'est pas recouverte d'une couche de Si contraint 11) peuvent notamment être mises en oeuvre sans altérer le taux de contraintes du film 2.

Les techniques décrites dans l'invention sont proposées à titre d'exemple dans le présent document, mais ne constituent en rien une limitation, l'invention s'étendant à tous types de techniques aptes à mettre en oeuvre un procédé selon l'invention.

Une ou plusieurs épitaxies quelconque (s) peu (ven) t être mise (s) en oeuvre sur la structure 20 finale (en référence à la figure 1d, 2d, 3e, 4e), telle

qu'une épitaxie d'une couche de SiGe ou de SiGeC, ou une épitaxie d'une couche de Si ou de SiC contraint, ou des épitaxies successives de couches SiGe ou de SiGeC et de couches de Si ou de SiC contraint en alternance pour former une structure multicouches. Ainsi, on peut notamment obtenir un épaississement du film 2 par une épitaxie de Si sur le film 2 initialement obtenu après transfert.

La Demanderesse a d'ailleurs remarqué qu'un épaississement d'un film 2 en Si contraint, peut être fait de sorte que son épaisseur devienne plus importante que « l'épaisseur critique standard du Si », sans que celui-ci perde en contrainte élastique.

« L'épaisseur critique standard du Si » peut être trouvée à partir de la valeur du taux de contrainte du film 2 et à partir du fait que ce taux de contrainte peut être directement associé à la concentration de Ge dans le Si1-xGex du pseudo-substrat (i. e. la valeur x) sur lequel le film 2 a été ou aurait été épitaxié (si le taux de contrainte du film 2 n'a pas été modifié depuis sa formation, la concentration x de Ge associée est celle du pseudo-substrat en Si1-xGex sur lequel le film 2 a été épitaxié avant le transfert).

La valeur de « l'épaisseur critique standard du Si » du film 2 peut ainsi être directement associée à la concentration de Ge du pseudo-substrat en Si1 xGex sur lequel le film 2 a été ou aurait été épitaxié. Des exemples « d'épaisseur critique standard du Si » peuvent être trouvés notamment dans « High-Mobility Si and Ge structures » de Friedrich Schaffler (Semiconductor Science Technology, 12 (1997) 1515-1549).

Ainsi, la Demanderesse a noté que, dans une structure comprenant une couche en matériau devenant visqueux à partir d'une TG, et un film 2 en Si contraint sur le matériau visqueux, l'épaisseur critique du film 2 (au-delà de laquelle le film 2 n'est plus principalement contraint élastiquement) est typiquement plus importante que « l'épaisseur critique standard du Si ».

Ainsi, l'expérience a montré qu'il est possible d'accroître l'épaisseur du film 2 d'environ 60 nanomètres, sans qu'il y ait de perte substantielle des contraintes élastiques intrinsèques au film 2.

Le film 2 épais peut alors être utilisé comme une couche active (tirant alors avantage de la grande mobilité des électrons qu'un tel matériau présente).

La structure finale achevée, avec ou sans épaississement, on peut éventuellement mettre en oeuvre des traitements de finition, comprenant par exemple un recuit. La présente invention ne se limite pas non plus à un film 2 en Si contraint, mais s'étend aussi aux alliages Sii-yGey avec y compris entre 0 et 1, susceptibles d'être contraints par un support de croissance en Si1-xGex (en surface de la plaquette donneuse 1) lorsque x y.

Ainsi, dans une première application particulière, la plaquette donneuse 1 serait un substrat massif en Si sur lequel on ferait croître directement un film 2 en Si1 xGex contraint (par le substrat massif). Le transfert pour former une structure finale semiconducteur-sur-isolant étant alors identique au procédé selon l'invention déjà décrit, la formation de la zone de fragilisation 3 se faisant dans le substrat massif.

Dans une deuxième application. particulière, la plaquette donneuse 1 serait un substrat massif en Sii-yGey, avec y compris entre environ 0, 7 et 1, sur lequel on ferait croître un film 2 en Si ou en SJi-xGex, ces matériaux étant alors contraints par le substrat massif. Le transfert pour former une structure finale semiconducteur-sur-isolant étant alors identique au procédé selon l'invention déjà décrit, la formation de la zone de fragilisation 3 se faisant dans le substrat massif.

Dans une troisième application particulière, une structure tampon 1B en Sil-zGez (avec z diminuant graduellement dans l'épaisseur) est intercalée entre le substrat massif 1A en SJi-yGey (ye [0,1]) et le film 2 (en Si contraint ou en Sin xGex contraint) afin de trouver le coefficient de contrainte du film 2 souhaité.

De manière générale, le film 2 contraint peut être en d'autres types de matériaux, tels que des alliages de type III-V ou Il-VI-, ou en d'autres matériaux semiconducteurs aptes à être mis en oeuvre par un procédé selon l'invention et à être compris dans une structure semiconducteur-sur-isolant selon l'invention.

Par exemple, le film 2 peut être en un matériau nitruré, tel qu'un alliage (AI, Ga, In)- (N), qui a été initialement formé sur une plaquette donneuse 1 constituée d'un substrat massif ou d'un pseudo-substrat en saphir ou en SiC.

Dans les couches de semiconducteurs discutées dans ce document, d'autres constituants peuvent y être ajoutés, tels que du carbone avec une concentration de carbone dans la couche considérée sensiblement inférieure ou égale à 50 % ou, plus particulièrement avec une concentration inférieure ou égale à 5 %.