Die Erfindung betrifft einen vertikalen Feldeffekttransistor und ein Verfahren zum Ausbilden desselben.

Im Automotivbereich sind mit der fortschreitenden Entwicklung hin zur Elektromobilität Lösungen für schnell und verlustfrei schaltende Leistungshalbleiter gefragt. Der gleichzeitige Trend von lateralen zu vertikalen Bauteilen sowie der Trend der seit Jahrzehnten etablierten Siliziumtechnologie hin zu sogenannten „wide-band-gap“ Materialien, d.h. Halbleitermaterialien mit breitem Bandabstand, beispielsweise

Siliziumcarbid (SiC) oder Galliumnitrid (GaN), hat hierbei zur Entwicklung von neuen Bauteilkonzepten und Fertigungsprozessen geführt.

Für die Anwendung von Halbleitern mit breitem Bandabstand kann der Einsatz von sogenannten Leistungs-FinFETs (Fin= Finne, FET= Feldeffekttransistor) vorteilhaft sein. In konventionellen MOSFETs oder MISFETs, wird die aktiv schaltfähige Komponente durch einen Inversionskanal bereitgestellt - beispielsweise durch das p-Gebiet in einem npn- Übergang, in welchem durch Anlegen einer Gate-Spannung ein Elektronenpfad ausgebildet wird. In einem Leistungs-FinFET hingegen besteht die schaltfähige Komponente aus einer schmalen Halbleiter-Finne, welche durch ihre Geometrie und passende Wahl der Gate-Metallisierung schaltfähig ist. Der Kanalwiderstand des Leistungs-FinFET ist wesentlich geringer als bei einem konventionellen MOSFET oder MISFET auf Basis von SiC oder GaN. Hieraus resultiert ein geringerer Einschaltwiderstand des gesamten Bauteils.

Beim Leistungs-FinFET bildet sich der Kanalbereich im Bereich der Halbleiter-Finne auf Höhe des Gate-Metalls aus. Da die Breite dieses Bereichs wesentlich die Schwellenspannung des Leistungs-FinFETs bestimmt, sollte dieser Bereich in seiner Breite einen bestimmten Wert unterschreiten, um eine vollständige Verarmung sicherzustellen. Die Struktur eines Leistungs-FinFETs 100 der bezogenen Technik ist in FIG.l veranschaulicht. Der herkömmliche Leistungs-FinFET 100 weist auf einem Substrat 102 einen Driftbereich 104 mit einer n- Dotierung, eine Drain- Elektrode 106, eine Source- Elektrode 108, eine Gate- Elektrode 110, eine Halbleiter-Finne 112, ein Gate-Dielektrikum 114 und eine Isolation 116 auf. Die Halbleiter-Finne 112 ist mittels einer n+ Dotierung 118 mit der Source- Elektrode 108 verbunden. In dem Leistungs-FinFET 100 besteht die schaltfähige Komponente aus der schmalen Halbleiter-Finne 112, welche durch ihre Geometrie und passende Wahl der Gate-Metallisierung 110 schaltfähig ist. Die Breite der Halbleiter-Finne hängt insbesondere vom verwendeten Halbleiter-Material der Halbleiter- Finne sowie der Austrittsarbeit des Gate-Metalls ab. Derartig schmale Halbleiter-Finnen können unter Verwendung konventioneller Fotolithographie, wie sie typischerweise in der Massenfertigung von Leistungstransistoren verwendet wird, nicht mehr herstellbar sein. Zudem erschweren dünne Halbleiter- Finnen die elektrische Kontaktierung mit einer Vorderseiten-Metallisierung mit geringem elektrischen Widerstand.

Eine Aufgabe der Erfindung ist es, einen vertikalen Feldeffekttransistor sowie ein Verfahren zum Ausbilden desselben bereitzustellen, der/das einen vertikalen Feldeffekttransistor mit einem verbesserten Vorderseiten kontakt ermöglicht.

Die Aufgabe wird gemäß einem Aspekt der Erfindung gelöst durch einen vertikalen Feldeffekttransistor. Der vertikale Feldeffekttransistor weist auf: einen Driftbereich, eine Halbleiter-Finne auf oder über dem Driftbereich, einen Anschlussbereich auf oder über der Halbleiter- Finne, und eine Gate- Elektrode, die neben mindestens einer Seitenwand der Halbleiter-Finne ausgebildet ist, wobei die Halbleiter-Finne in einem ersten Abschnitt, der lateral neben der Gate- Elektrode angeordnet ist, eine geringere laterale Ausdehnung aufweist als in einem zweiten Abschnitt, der den Driftbereich kontaktiert, und/oder als in einem dritten Abschnitt, der den Anschlussbereich kontaktiert. Die breiteren Bereiche ober- und/oder unterhalb des Kanalgebiets (erster Abschnitt) ermöglichen eine größere Kontaktfläche auf der Halbleiter- Finne und damit ein Reduzieren des parasitären elektrischen Kontakt- Widerstandes der Kontaktbereiche der Halbleiter- Finne (zweiter und/oder dritter Abschnitt der Halbleiter- Finne). Eine verbreiterte Halbleiter- Finne im Bereich ober- und/oder unterhalb des Kanalgebietes ermöglicht eine Reduzierung des Kontaktwiderstandes des Vorderseitenkontaktes, beispielsweise der Source-Elektrode.

Alternativ zu einer Halbleiter- Finne kann in einem weiteren Aspekt eine Halbleiter-Säule ausgebildet sein.

Die Aufgabe wird gemäß einem weiteren Aspekt der Erfindung gelöst durch ein Verfahren zum Ausbilden eines vertikalen Feldeffekttransistors. Das Verfahren weist auf: Ausbilden eines Driftbereichs, Ausbilden einer Halbleiter- Finne auf oder über dem Driftbereich, Ausbilden eines Anschlussbereichs auf oder über der Halbleiter-Finne, und Ausbilden einer Gate- Elektrode, die neben mindestens einer Seitenwand der Halbleiter- Finne ausgebildet wird, wobei die Halbleiter- Finne in einem ersten Abschnitt, der lateral neben der Gate- Elektrode angeordnet ist, mit einer geringeren lateralen Ausdehnung ausgebildet wird als in einem zweiten Abschnitt, der den Driftbereich kontaktiert, und/oder als in einem dritten Abschnitt, der den Anschlussbereich kontaktiert. Dies ermöglicht, dass zur Herstellung der vertikalen Feldeffekttransistoren, hinsichtlich Investitions- und Betriebskosten, auf eine im Vergleich zu anderen Konzepten kostengünstigere Anlagenausstattung zurückgegriffen werden kann.

Weiterbildungen der Aspekte sind in den Unteransprüchen und der Beschreibung dargelegt. Ausführungsformen der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. Es zeigen:

Figur 1 eine schematische Darstellung eines vertikalen Feldeffekttransistors der bezogenen Technik; Figuren 2 bis 6 schematische Schnittdarstellungen eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;

Figuren 7A-F jeweils eine schematische Darstellung eines Verfahrensschritts zum Herstellen eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;

Figuren 8A-C jeweils eine schematische Aufsicht auf eine Halbleiter-Finne, eine Halbleiter-Säule bzw. ein Netzwerk aus verbundenen Halbleiter- Finnen gemäß verschiedenen Ausführungsformen; und

Figur 9 ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen. In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser Beschreibung bilden und in denen zur Veranschaulichung spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeübt werden kann. Es versteht sich, dass andere Ausführungsbeispiele benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist. FIG.2 zeigt eine schematische Schnittdarstellung eines vertikalen Feldeffekttransistors 200 gemäß verschiedenen Ausführungsformen. In verschiedenen Ausführungsformen weist der vertikale Feldeffekttransistor 200 einen Driftbereich 204 auf einem Halbleiter- Substrat 202, eine Halbleiter- Finne 230 (deren Längsrichtung sich senkrecht zur Zeichenebene erstreckt) mit einem Anschlussbereich 212 auf oder über dem Driftbereich 204, eine erste Source/Drain- Elektrode (z.B. eine Source- Elektrode 214) und eine zweite

Source/Drain- Elektrode (z.B. eine Drain- Elektrode 216) auf. Nachfolgend wird beispielhaft angenommen, dass die erste Source/Drain- Elektrode eine Source- Elektrode 214 ist und dass die zweite Source/Drain- Elektrode eine Drain- Elektrode 216 ist. Der vertikale Feldeffekttransistor 200 weist weiterhin eine Gate- Elektrode 220 lateral neben mindestens einer Seitenwand der Halbleiter- Finne 230 auf, wobei die Gate- Elektrode 220 mittels einer Isolierschicht 222 von der Source- Elektrode 214 elektrisch isoliert ist. Ein Gate- Dielektrikum 218 ist zwischen der Gate- Elektrode 220 und mindestens einer Seitenwand der Halbleiter- Finne 230 angeordnet. Die Halbleiter-Finne 230 ist derart ausgebildet, dass sie in einem ersten Abschnitt 208, der lateral neben der Gate- Elektrode 220 angeordnet ist, eine geringere laterale Ausdehnung aufweist als in einem zweiten Abschnitt 206, der den Driftbereich 204 kontaktiert, und/oder als in einem dritten Abschnitt 210, mittels dessen die Source- Elektrode 214 kontaktiert ist. Dies ermöglicht es, stromführende Kontaktflächen an der Substrat- Vorderseite um ein Vielfaches zu vergrößern. Dadurch kann ein deutlich niedrigerer und zuverlässigerer ohmscher Kontaktbereich für den vertikalen Feldeffekttransistor hergestellt werden.

Mit anderen Worten: Die Halbleiter- Finne 230 ist im zweiten Abschnitt 206 und/oder dritten Abschnitt 210 bezüglich des ersten Abschnitts 208 lateral verbreitert und verfügt so über einen reduzierten Gesamtwiderstand. Die Verbreiterungen im zweiten Abschnitt 206 und dritten Abschnitt 210 können sowohl mit gleicher, als auch mit zueinander unterschiedlicher lateraler Ausdehnung ausgebildet sein. In verschiedenen Ausführungsformen weist die Halbleiter- Finne 230 in dem zweiten Abschnitt 206 aber nicht in dem dritten Abschnitt 210 eine größere laterale Ausdehnung auf als in dem ersten Abschnitt 208 (siehe FIG. 3). Alternativ weist die Halbleiter-Finne 230 in dem dritten Abschnitt 210 aber nicht in dem zweiten Abschnitt 206 eine größere laterale Ausdehnung auf als in dem ersten Abschnitt 208. Alternativ weist die Halbleiter- Finne 230 in dem zweiten und dritten Abschnitt 206, 210 eine größere laterale Ausdehnung auf als in dem ersten Abschnitt 208. Die Halbleiter- Finne 230 kann mindestens eine im Wesentlichen lineare bzw. gerade oder vertikal planare Seitenwand aufweisen. Die Halbleiter- Finne 230 weist beispielsweise eine lineare erste Seitenwand und eine lineare zweite Seitenwand, die der ersten Seitenwand gegenüberliegt, auf. Die erste und zweite Seitenwand können zueinander parallel sein.

FIG.2 zeigt eine schematische Schnittansicht durch eine einzelne FinFET-Zelle gemäß verschiedenen Ausführungsformen. Im Allgemeinen sind viele hundert bis tausend solcher Zellen parallelgeschaltet, und die Struktur setzt sich in der dritten Dimension in die Ebene hinein fort. Durch Kombination mehrerer Zellen entsteht ein zweidimensional ausgedehntes Feld von FinFET-Zellen. Der vertikale Feldeffekttransistor kann ein Leistungshalbleiter-Bauelement sein. Als Beispiel: das Halbleiter-Substrat 202 kann ein GaN-Substrat 202 oder ein SiC-Substrat 202 sein. Auf dem Halbleiter-Substrat 202 kann ein schwach n-leitender Halbleiter- Driftbereich 204 ausgebildet (z.B. aufgebracht) sein, beispielsweise ein GaN-Driftbereich 204 oder ein SiC-Driftbereich 204. Oberhalb des Driftbereichs 204 kann ein n-leitendes Halbleiter-Gebiet in Form der Halbleiter- Finne 230 ausgebildet sein, beispielsweise in Form einer GaN- oder SiC-Finne. Der Anschlussbereich 212 kann ein n dotiertes (z.B. n+ dotiertes) Halbleitermaterial aufweisen oder daraus gebildet sein.

Für die Funktion des vertikalen Feldeffekttransistors 200 als Transistor bzw. Schalter weist die Halbleiter- Finne 230 in dem ersten Abschnitt 208 beispielsweise eine laterale Ausdehnung in der dargestellten Zeichenebene im Bereich von ungefähr 100 nm bis ungefähr 200 nm auf und eine vertikale Ausdehnung in der dargestellten Zeichenebene im Bereich von ungefähr 0,3 pm bis ungefähr 3 pm.

Ohne Anlegen einer Gate-Spannung kann der Feldeffekttransistor 200 selbstsperrend sein, da das Elektronengas unterhalb der Halbleiter- Finne 230 in dem Driftbereich 204 verarmt sein kann. Durch Anlegen einer positiven Spannung an die Gate- Elektrode 220 können Elektronen in dem Bereich der Halbleiter- Finne 230, welcher der Gate- Elektrode 220 benachbart ist, akkumuliert werden. Die Elektronen können von der Source- Elektrode 214 durch die Halbleiter-Finne 230 in den Boden der Halbleiter-Finne 230 fließen und von dort in den Driftbereich 204, und weiter durch den Driftbereich 204 und das Substrat 202 in die Drain- Elektrode 216 gelangen.

In verschiedenen Ausführungsformen ist der Anschlussbereich 212 in ganzer Tiefe (in die Zeichenebene) über dem dritten Abschnitt 210 ausgebildet. In verschiedenen Ausführungsformen können das Gate- Dielektrikum 218, der Driftbereich 204 und/oder die Halbleiter-Finne 230 derart ausgebildet sein, dass die Grenzfläche zum Gate- Dielektrikum 218 abgerundete Ecken und/oder Kanten aufweist bzw. einen möglichst großen Krümmungsradius aufweist. Dies ermöglicht, Feldspitzen zu reduzieren.

In verschiedenen Ausführungsformen weist der Anschlussbereich 212 eine laterale Ausdehnung auf, die größer ist als die laterale Ausdehnung der Halbleiter-Finne 230 im dritten Abschnitt 210, wie in FIG. 3 veranschaulicht ist, die einen vertikalen Feldeffekttransistor 300 gemäß verschiedenen Ausführungsformen zeigt.

Die Halbleiter-Finne 230 kann in dem zweiten Abschnitt 206 einen Verbindungsbereich 402 aufweisen, der eine größere Leitfähigkeit aufweist als die Halbleiter- Finne 230 in dem ersten Abschnitt 208 und/oder als der Driftbereich 204, wie in FIG. 4 veranschaulicht ist, die einen vertikalen Feldeffekttransistor 400 gemäß verschiedenen Ausführungsformen zeigt.

In verschiedenen Ausführungsformen kann eine Abschirmstruktur 404 vorgesehen sein, die lateral neben dem Verbindungsbereich 402 ausgebildet ist, wobei die Abschirmstruktur 404 einen anderen Leitfähigkeitstyp aufweist als der

Verbindungsbereich 402, wie in FIG. 4 veranschaulicht ist. Der Verbindungsbereich 402 in dem zweiten Abschnitt kann ein n dotiertes (z.B. n+ dotiertes) Halbleitermaterial aufweisen oder daraus gebildet sein. Die Abschirmstruktur 404 weist beispielsweise p dotiertes oder intrinsisches Halbleitermaterial auf oder ist daraus gebildet.

Die Halbleiter- Finne 230 kann in dem zweiten Abschnitt 206 stärker n-dotiert sein als in dem ersten Abschnitt 208. Dies ermöglicht eine bessere Stromspreizung. Es kann ferner eine Abschirmstruktur 404 vorgesehen sein, die unterhalb der Gate- Elektrode 220 in dem Driftbereich 204 angeordnet ist. Dies ermöglicht, das Gate- Dielektrikum 218 gegen Feldspitzen abzuschirmen. In dem zweiten Abschnitt 206 kann die Halbleiter-Finne 230 eine erhöhte n-Dotierung aufweisen. Alternativ kann die erhöhte n-Dotierung bis zur Unterkante der Abschirmstruktur 404 ausgebildet sein. Die Abschirmstruktur 404 mit der p-Dotierung kann mit der Source- Elektrode 214 elektrisch leitfähig verbunden sein. Alternativ oder zusätzlich können elektrische Feldspitzen, welche vertikal am Gate- Dielektrikum 218 zwischen Gate- Elektrode 220 und Driftbereich 204 auftreten, mittels einer zweiten Isolierschicht 223, die im Boden zwischen Driftbereich 204 und Gate- Elektrode 220 neben der Halbleiter-Finne 230 angeordnet ist, reduziert werden, wie in FIG. 5 veranschaulicht ist, die einen vertikalen Feldeffekttransistor 500 gemäß verschiedenen Ausführungsformen zeigt. Beispielsweise kann die zweite Isolierschicht 223 zwischen dem Gate- Dielektrikum 218 und dem Driftbereich 204 angeordnet sein.

Dies ermöglicht es, die Durchbruchfestigkeit des Gate-Dielektrikums 218 in diesem Bereich zu erhöhen und damit die Spannungsfestigkeit des vertikalen Feldeffekttransistors zu erhöhen. Die zweite Isolierschicht 223 kann eine größere Dicke aufweisen als das Gate- Dielektrikum 218.

In verschiedenen Ausführungsformen kann mindestens eine Seitenwand der Halbleiter- Finne 230 gewölbt oder gebogen sein, wie in FIG.6 veranschaulicht ist, die einen vertikalen Feldeffekttransistor 600 gemäß verschiedenen Ausführungsformen zeigt.

Eine Vielzahl von Halbleiter-Finnen 230 können nebeneinander (siehe FIG.8A) angeordnet sein. Alternativ zu einer Halbleiter- Finne können eine oder mehrere Halbleiter- Säulen 240 (siehe FIG.8B) vorgesehen sein. Alternativ kann ein Netzwerk aus zwei oder mehr miteinander verbundenen Halbleiter-Finnen 230 vorgesehen sein (siehe FIG. 8C).

FIG.9 veranschaulicht ein Ablaufdiagramm eines Verfahrens 900 zum Ausbilden eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen. Das Verfahren 900 weist auf: Ausbilden 910 eines Driftbereichs; Ausbilden 920 einer Halbleiter- Finne auf oder über dem Driftbereich, und Ausbilden 930 eines Anschlussbereichs auf oder über der Halbleiter-Finne, und Ausbilden 940 einer Gate- Elektrode, die neben mindestens einer Seitenwand der Halbleiter-Finne ausgebildet wird. Die Halbleiter-Finne wird in einem ersten Abschnitt, der lateral neben der Gate- Elektrode angeordnet ist, mit einer geringeren lateralen Ausdehnung ausgebildet als in einem zweiten Abschnitt, der den Driftbereich kontaktiert, und/oder als in einem dritten Abschnitt, der den Anschlussbereich kontaktiert. Die lateral geringere Ausdehnung der Halbleiter- Finne kann beispielsweise unter Verwendung einer Ätzstopp- Maske und eines anisotropen Ätzens ausgebildet werden. Die Ätzstopp- Maske kann auf oder über der Halbleiter-Finne ausgebildet werden. Bei Halbleitermaterialien, auf denen kein thermisches Oxid ausgebildet werden kann, beispielsweise Galliumnitrid (GaN), Galliumoxid (GaOx), Aluminiumnitrid (AIN), Diamant, kann ein anisotroper Ätzprozess die Möglichkeit bieten, die in FIG.2 gezeigte Form der Halbleiter-Finnen 230 zu realisieren. In FIG.7A-F sind schematische Schnittdarstellungen zu einem Beispiel eines Verfahrens zum Ausbilden eines vertikalen Feldeffekttransistors auf Basis von GaN veranschaulicht.

FIG.7A zeigt das Bereitstellen eines n+ dotierten Halbleitermaterials (212), das mittels Epitaxie oder (Ionen-) Implantation auf oder über einem Driftbereich 204 und einem Substrat 202 bereitgestellt wird. Eine flache Halbleiter-Finne wird in dem n+ dotierten Halbleitermaterial ausgebildet, wodurch der Anschlussbereich 212 strukturiert ausgebildet wird. Das Strukturieren kann mittels eines nasschemischen Ätzens oder eines Trocken- Ätzens ausgebildet werden. Für Galliumnitrid, Galliumoxid und Aluminiumnitrid kann beispielsweise eine Trockenätzung in einem Chlor-haltigen Plasma Anwendung finden. Für Diamant kann eine vergleichbare Ätzung in einem Sauerstoff-haltigen Plasma Anwendung finden. Nasschemische Ätzprozesse für Galliumnitrid sind beispielsweise in Kaliumhydroxid (KOH) oder Tetramethylammoniumhydroxid (TMAH) verschiedener Konzentration und Temperatur möglich.

FIG.7B zeigt ein Maskieren bzw. ein Ausbilden einer Maske 702 auf oder über dem Anschlussbereich 212 und ein Strukturieren bzw. Ausbilden einer Grabenstruktur (Trench), um die Halbleiter- Finne freizulegen bzw. auszubilden. Als Maskierungsmaterialien können Nitrid- und/oder Oxid-Verbindungen verwendet werden.

FIG.7C zeigt ein anisotropes Nassätzen, beispielsweise mittels KOH oder TMAH, um den ersten Abschnitt der Halbleiter-Finne auszubilden.

FIG.7D zeigt ein weiteres Maskieren bzw. Ausbilden einer Maske 704 auf oder über der Halbleiter-Finne.

FIG.7E zeigt ein Ausbilden einer weiteren Grabenstruktur, um die maskierte Halbleiter- Finne herum, um die Verbreiterung der Halbleiter- Finne 230 bzw. den zweiten Abschnitt der Halbleiter-Finne auszubilden.

FIG.7F zeigt ein Ausbilden der Gate-, Source- und Drain- Elektroden sowie der Isolationen.

Die beschriebenen und in den Figuren gezeigten Ausführungsformen sind nur beispielhaft gewählt. Unterschiedliche Ausführungsformen können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann eine Ausführungsform durch Merkmale einer weiteren Ausführungsform ergänzt werden. Ferner können beschriebene Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden. Insbesondere ist die Erfindung nicht auf das angegebene Verfahren beschränkt.