次に、本発明を実施するための最良の形態� ��ついて図面と共に説明する。
(第1の実施の形態)
 図1乃至図2Kを参照し、本発明の第1の実施の 形態に係る半導体装置の製造方法を説明する 。

 以下、本実施の形態及び本実施の形態の� ��変形例における第1のフォトレジスト膜、芯 部パターン、芯部パターン形成工程、成膜工 程、第1のパターン、第1パターン形成工程、� ��2のフォトレジスト膜、第3のパターン、第3� ��ターン形成工程、第4のパターン、第2のパ� �ーン、及び第2パターン形成工程のそれぞれ� ��、本発明における第1の有機膜、第1の有機� �パターン、第1の有機膜パターン形成工程、� ��化シリコン膜成膜工程、第1のマスクパター ン、第1のマスクパターン形成工程、第2の有� ��膜、第2の有機膜パターン、第2の有機膜パ� �ーン形成工程、第2のマスクパターン、第3の マスクパターン、及び第3のマスクパターン� �成工程のそれぞれに相当する。

 また、本実施の形態及び本実施の形態の� ��変形例におけるライン幅L12、及び厚さDのそ れぞれは、本発明における第1の寸法、及び� �2の寸法のそれぞれに相当する。

 図1は、本実施の形態に係る半導体装置の 製造方法の各工程の手順を説明するための工 程図である。また、図2A乃至図2Kは、本実施� �形態に係る半導体装置の製造方法の工程を� �明するための図であり、各工程における半� �体装置の構造を模式的に示す断面図である� �また、図1のステップS11乃至ステップS21の工� ��の各々の工程が行われた後の半導体装置の� ��造は、図2A乃至図2Kの各々の断面図で示され る構造に対応する。

 本実施の形態に係る半導体装置の製造方� ��は、図1に示されるように、基板準備工程と 、芯部パターン形成工程と、成膜工程と、第 3パターン形成工程と、第1パターン形成工程� ��、第2パターン形成工程と、第5パターン形� �工程と、被エッチング層エッチング工程と� �含む。基板準備工程は、ステップS11の工程� �含み、芯部パターン形成工程は、ステップS1 2及びステップS13の工程を含み、成膜工程は� �ステップS14の工程を含み、第3パターン形成� ��程は、ステップS15の工程を含み、第1パター ン形成工程は、ステップS16の工程を含み、第 2パターン形成工程は、ステップS17の工程を� �み、第5パターン形成工程は、ステップS18及� ��ステップS19の工程を含み、被エッチング層� ��ッチング工程は、ステップS20及びステップS 21の工程を含む。

 始めに、ステップS11を含む準備工程を行� ��。ステップS11は、被エッチング層の上に有� ��膜を介して保護膜が形成された基板を用意� ��る工程である。図2Aは、ステップS11の工程� �行われた後の半導体装置の構造を示す断面� �である。

 ステップS11では、図2Aに示されるように� �基板10の上に、下から順に被エッチング層11� ��有機膜13、保護膜14が形成された基板を準備 する。被エッチング層11は、パターンが形成� ��れることにより、その後の種々の加工工程� ��行う場合のマスクとして機能する。有機膜1 3は、パターンが形成され、被エッチング層11 のパターンを形成するためのマスクとして機 能する。保護膜14は、後述するように、第1の フォトレジスト膜15よりなる芯部15bのパター� ��を形成する際に有機膜13の表面を保護する� �能を有する。また保護膜14は、その上に形成 される第1のフォトレジスト膜15のフォトリソ グラフィを行う際の反射防止膜(BARC:Bottom Anti -Reflecting Coating)としての機能を有する場合も ある。

 被エッチング層11の材質は、特に限定さ� �るものではなく、例えばTEOSを用いることが� ��きる。また、第1の被エッチング層11の厚さ� ��、特に限定されるものではなく、例えば50~5 00nmとすることができる。

 有機膜13の材質は、特に限定されるもので� �なく、例えば化学気相法(CVD:Chemical
Vapor Deposition)により成膜されたアモルファス カーボン、スピンオンにより成膜されたポリ フェノールやi線レジスト等のフォトレジス� �を含む広範な有機系の材料を用いることが� �きる。また、有機膜13の厚さは、特に限定さ れるものではなく、例えば100~400nmとすること ができる。

 保護膜14の材質は、特に限定されるもので� �なく、例えばSOG(Spin On Glass)膜、SiON膜、又� �LTO(Low
Temperature Oxide)膜とBARCの複合膜を用いること� ��できる。また、保護膜14の厚さは、特に限� �されるものではなく、例えば40~120nmとするこ とができる。

 次に、ステップS12及びステップS13を含む� ��部パターン形成工程を行う。

 ステップS12は、第1のフォトレジスト膜15� ��成膜し、成膜された第1のフォトレジスト膜 15を露光、現像して第1のフォトレジスト膜15� ��りなる芯部15aのパターンを形成する芯部パ� ��ーン形成工程である。その結果、図2Bに示� �れるように、第1のフォトレジスト膜15より� �る芯部15aのパターンが形成される。芯部15a� �パターンは、芯部15aのパターンの両側の側� �を被覆する側壁部を形成するための芯とし� �機能する。

 第1のフォトレジスト膜15の材質は、例え� ��ArFレジストを用いることができる。また、� ��1のフォトレジスト膜15の厚さは、特に限定� ��れるものではなく、例えば50~200nmとするこ� �ができ、芯部15aのパターンのライン幅L11及� �スペース幅S11は、特に限定されるものでは� �く、共に例えば60nmとすることができる。

 ステップS13は、芯部15aのパターンを形成� ��る第1のフォトレジスト膜15をトリミングし� ��芯部15aのパターンのライン幅より細いライ� ��幅を有する芯部15bのパターンを形成する工� ��である。また、図2Cは、ステップS13の工程� �行われた後の半導体装置の構造を示す断面� �である。

 トリミング方法は、特に限定されるもの� ��はなく、例えば酸素、窒素、水素、アンモ� ��ア等のプラズマを用いて行う。また、図2B� �び図2Cに示されるように、トリミングされて できる芯部15bのパターンのライン幅L12は、ト リミングを行う前の芯部15aのパターンのライ ン幅L11に比べ細くなるので、芯部15aのパター ンのライン幅L11及びスペース幅S11と、芯部15b のパターンのライン幅L12及びスペース幅S12と の大小関係は、L12<L11、L12>S11となる。L12� ��びS12の値は、特に限定されるものではなく� ��例えばL12を30nm、S12を90nmとすることができ� �。

 ステップS14は、芯部15bのパターンが形成さ� ��た基板の上にSiO ₂ 膜16を成膜する成膜工程である。また、図2D� �、ステップS14の工程が行われた後の半導体� �置の構造を示す断面図である。

 なお、SiO ₂ 膜は、本発明における酸化シリコン膜に相当 する。また、以下において、SiO ₂ 膜の代わりに、SiO _x 膜を始めとし、シリコンと酸素を主成分とし て含む他の組成の膜であってもよい。

 SiO ₂ 膜16の成膜工程は、第1のフォトレジスト膜15� ��芯部15bとして残った状態で行うが、一般的� ��フォトレジストは、高温に弱いので、低温( 例えば300℃以下程度)で成膜することが好ま� �い。成膜方法として、このように低温で成� �できるのであれば、特に限定されるもので� �なく、本実施の形態では、低温での分子層� �積(Molecular Layer Deposition、以下MLDという)、� �ち低温MLDによって行うことができる。その� �果、図2Dに示されるように、芯部15bが形成さ れている場所及び形成されていない場所を含 め、基板全面にSiO ₂ 膜16が成膜され、芯部15bの側面にも芯部15bの� ��面を被覆するようにSiO ₂ 膜16が成膜される。このときのSiO ₂ 膜16の厚さをDとすると、芯部15bのパターンの 側面を被覆するSiO ₂ 膜16の幅もDとなる。SiO ₂ 膜16の厚さDは、特に限定されるものではなく 、例えば30nmとすることができる。

 ここで、低温MLDによる成膜工程について� ��明する。

 低温MLDにおいては、シリコンを含む原料� ��スを処理容器内に供給し、シリコン原料を� ��板上に吸着させる工程と、酸素を含むガス� ��処理容器内に供給し、シリコン原料を酸化� ��せる工程とを交互に繰り返す。

 具体的には、シリコンを含む原料ガスを� ��板上に吸着させる工程においては、シリコ� ��を含む原料ガスとして、1分子内に2個のア� �ノ基を有する網のシランガス、例えばビス� �ーシャルブチルアミノシラン(以下、BTBASと� �う)を、シリコン原料ガスの供給ノズルを介� ��て処理容器内に所定の時間(T1)供給する。こ れにより、基板上にBTBASを吸着させる。T1の� �間は、例えば1~60secとすることができる。シ� ��コンを含む原料ガスの流量は、10~500mL/min(scc m)とすることができる。また、処理容器内の� ��力は13.3~665Paとすることができる。

 次に、酸素を含むガスを処理容器内に供給� ��、シリコン材料を酸化させる工程において� ��、酸素を含むガスとして、例えば高周波電� ��を備えたプラズマ生成機構によってプラズ� ��化されたO ₂ ガスを、ガス供給ノズルを介して処理容器内 に所定の時間(T2)供給する。これにより、基� �上に吸着されたBTBASが酸化され、SiO ₂ 膜16が形成される。T2の時間は、例えば5~300sec とすることができる。また、酸素を含むガス の流量は、100~20000mL/min(sccm)とすることができ る。また、高周波電源の周波数は13.56MHzとす� ��ことができ、高周波電源の電力は5~1000Wとす ることができる。また、処理容器内の圧力は 13.3~665Paとすることができる。

 また、上述したシリコンを含む原料ガスを� ��板上に吸着させる工程と、酸素を含むガス� ��処理容器内に供給し、シリコン材料を酸化� ��せる工程とを切り換える際に、各々の工程� ��間に、直前の工程における残留ガスを除去� ��るために、処理容器内を真空排気しつつ例� ��ばN ₂ ガス等の不活性ガスよりなるパージガスを処 理容器内に供給する工程を所定の時間(T3)行� �ことができる。T3の時間は、例えば1~60secと� �ることができる。また、パージガスの流量� �、50~5000mL/min(sccm)とすることができる。なお� ��この工程は、処理容器内に残留しているガ� ��を除去することができればよく、パージガ� ��を供給せずに全てのガスの供給を停止した� ��態で真空排気を継続して行うことができる� ��

 BTBASは、シリコンを含む原料ガスとして� �いる1分子内に2個のアミノ基を有するアミノ シランガスである。このようなアミノシラン ガスとしては、上記BTBASの他に、ビスジエチ� ��アミノシラン(BDEAS)、ビスジメチルアミノシ ラン(BDMAS)、ジイソプロピルアミノシラン(DIPA S)、ビスエチルメチルアミノシラン(BEMAS)を用 いることができる。更に、シリコン原料ガス として、1分子内3個以上のアミノ基を有する� ��ミノシランガスを用いることができ、1分子 内に1個のアミノ基を有するアミノシランガ� �を用いることもできる。

 一方、酸素を含むガスとしては、O ₂ ガスの他、NOガス、N ₂ Oガス、H ₂ Oガス、O ₃ ガスを用いることができ、これらを高周波電 界によりプラズマ化して酸化剤として用いる ことができる。このような酸素を含むガスの プラズマを用いることにより、SiO ₂ 膜の成膜を300℃以下で行うことができ、更に 酸素を含むガスのガス流量、高周波電源の電 力、処理容器内の圧力を調整することにより 、SiO ₂ 膜の成膜を100℃以下又は室温で成膜を行うこ とができる。

 次に、ステップS15を含む第3パターン形成 工程を行う。ステップS15は、芯部15bのパター ンが形成されていない場所に、第2のフォト� �ジスト膜17よりなる第3のパターン23を形成す る工程である。また、図2Eは、ステップS15の� ��程が行われた後の半導体装置の構造を示す� ��面図である。

 図2Eに示されるように、芯部15bのパター� �に隣接した位置に、第3のパターン23を形成� �る。第3のパターン23を形成する位置は、芯� �15bのパターンと重ならない場所であれば、� �に限定されるものではなく、本実施の形態� �は、芯部15bのパターンに隣接した位置に形� �する。第2のフォトレジスト膜17は、ステッ� �S17において、芯部15bと側壁部16aとよりなる� �1のパターン21のうち、芯部15bを除去し側壁� �16aよりなる第2のパターン22を形成すること� �行わず、第3のパターン23と同一形状を有す� �第4のパターン24を形成するためのマスクと� �て機能する。第3のパターン23のライン幅をL3 とすると、L3の値は特に限定されるものでは� ��く、例えば60nmとすることができる。

 第2のフォトレジスト膜17の材質は、例え� ��KrFレジスト、ArFレジストを用いることがで� ��る。また、第2のフォトレジスト膜17の厚さ� ��、特に限定されるものではなく、例えば50~3 00nmとすることができる。

 ここで、第3のパターン23はライン幅L3が� �細であるため、芯部15aのパターンを形成す� �ためのフォトリソグラフィを行うための金� �マスクと同様に高精度を有する金属マスク� �必要とし、金属マスク製作のための費用が� �要となる。しかし、ステップS20の説明にお� �て後述するように、本発明によれば、偶数� �ターンに奇数パターンを追加しても、被エ� �チング層11をエッチングする工程は、被エッ チング層11をエッチングする際のマスクに有� ��膜13を用いることによって一括で行えるた� �、被エッチング層11の材料の選択範囲が広が り、全体の製造コストを抑えることができる 。

 なお、ステップS15を行った後、ステップS 13と同様のトリミング工程を行うこともでき� ��ステップS15において、第2のフォトレジスト 膜17よりなる第3のパターン23のパターンを、� ��のライン幅が、予め図2Eに示されるライン� �L3より大きいL3´(例えば120nm)になるように形� ��し、トリミングを行うことによって、図2E� �示されるL3(60nm)にすることができる。この場 合、ステップS15において、第2のフォトレジ� �ト膜17の第3のパターン23を形成する際の金属 マスクとして、高精度の金属マスクを製作し なくても済むため、更に全体の製造コストを 抑えることができる。

 次に、ステップS16を行う。ステップS16は、S iO ₂ 膜16が芯部15bの側壁部16a及び第2のフォトレジ スト膜17よりなる第3のパターン23の下層部と� ��て残るようにエッチングするエッチング工� ��である。また、図2Fは、ステップS16の工程� �行われた後の半導体装置の構造を示す断面� �である。

 図2Fに示されるように、SiO ₂ 膜16をエッチングし、SiO ₂ 膜16が、芯部15bの側面を被覆する側壁部16a及� ��第2のフォトレジスト膜17よりなる第3のパタ ーン23の下層部としてのみ残った状態とする� ��SiO ₂ 膜16のエッチングは、特に限定されるもので� ��なく、例えば、CF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガス等を用いて行うことができる。SiO ₂ 膜16の芯部15bの側壁部16aが残るようにエッチ� ��グする場所においては、芯部15b及び側壁部1 6aよりなる第1のパターン21が形成される。第1 のパターン21のライン幅をL1、スペース幅をS1 とすると、芯部15bのライン幅L12が30nm、側壁� �16aの厚さDが30nmである場合、L1=L12+D×2、S1=L12+ S12―L1であるため、L1を90nm、S1を30nmとするこ� ��ができる。また、第2のフォトレジスト膜17� ��りなる第3のパターン23の下層部の部分とし� ��残るSiO ₂ 膜の部分のライン幅L4はL3に等しく、60nmであ� ��。

 次に、ステップS17を含む第2パターン形成 工程を行う。ステップS17は、芯部15bを除去す ることによって残った側壁部16aで構成される 第2のパターン22を形成する第2パターン形成� �程である。ただし、第2パターン形成工程を� ��うことにより、第2のパターン22と共に、第3 のパターン23と同一形状を有する第4のパター ン24を同時に形成する。また、図2Gは、ステ� �プS17の工程が行われた後の半導体装置の構� �を示す断面図である。

 酸素、窒素、水素、アンモニア等のプラズ� ��を用いたエッチングを行って、芯部15bの第1 のフォトレジスト膜15を除去する。その結果� ��図2Gに示されるように、第1のパターン21に� �いて芯部15bの第1のフォトレジスト膜15が除� �されて側壁部16aのみが残り、ライン幅がD、� ��ペース幅がL12及びS1が交互に現れるような� �ターンである第2のパターン22が形成される� �本実施の形態では、芯部15bのライン幅L12と� �1のパターン21のスペース幅S1とを等しくする ことにより、スペース幅はL12及びS1に等しいS 2となる。また、Dに等しいライン幅をあらた� ��てL2とする。前述したように、L12を30nm、S1� �30nm、SiO ₂ 膜16の厚さ(側壁部16aの幅D)を30nmとすることに より、L2が30nm、S2が30nmの第2のパターンを形� �することができる。

 また、第1のフォトレジスト膜15が除去さ� ��ると共に、第3のパターン23を形成する第2の フォトレジスト膜17も除去され、第3のパター ン23の下層部であり第3のパターン23と同一形� ��を有する第4のパターン24が形成される。第4 のパターン24のライン幅をL4とすると、第4の� ��ターン24は第3のパターン23と同一形状を有� �るため、L4はL3と等しく、例えばL3が60nmのと� ��、L4も60nmとなる。

 次に、ステップS18及びステップS19を含む� ��5パターン形成工程を行う。

 ステップS18は、SiO ₂ 膜16よりなる第2のパターン22及び第4のパター ン24をマスクとして、保護膜14をエッチング� �る工程である。また、図2Hは、ステップS18の 工程が行われた後の半導体装置の構造を示す 断面図である。

 ライン幅がL2、スペース幅がS2であるSiO ₂ 膜16よりなる第2のパターン22及びライン幅がL 4であるSiO ₂ 膜16よりなる第4のパターン24をマスクとして� ��保護膜14をエッチングし、SiO ₂ 膜16及び保護膜14が積層されてなるライン幅L2 及びスペース幅S2を有する第2のパターン22並� ��にライン幅L4を有する第4のパターン24を形� �する。保護膜14のエッチングは、例えば保護 膜14がSOG膜(又はSiON膜、又はLTO膜とBARCの複合� ��)よりなる場合、例えば、CF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガスを用いて行うことができる。

 ステップS19は、第2のパターン22及び第4のパ ターン24をマスクとして、有機膜13をエッチ� �グすることによって、SiO ₂ 膜16、保護膜14及び有機膜13が積層されてなる 第2のパターン22及び第4のパターン24よりなる 第5のパターン25を形成する第5パターン形成� �程である。また、図2Iは、ステップS19の工程 が行われた後の半導体装置の構造を示す断面 図である。

 有機膜13のエッチングは、特に限定される� �のではなく、例えば酸素、窒素、水素、ア� �モニア等のプラズマを用いて行うことがで� �る。その結果、図2Iに示されるように、SiO ₂ 膜16及び保護膜14が積層されてなる第2のパタ� ��ン22、及びSiO ₂ 膜16及び保護膜14が積層されてなる第4のパタ� ��ン24をマスクとして有機膜13がエッチングさ れ、ライン幅L2及びスペース幅S2を有しSiO ₂ 膜16、保護膜14及び有機膜13が積層されてなる 第2のパターン22、及びライン幅L4を有し第4の パターン24よりなる第5のパターン25が形成さ� ��る。

 次に、ステップS20及びステップS21を含む� ��エッチング層エッチング工程を行う。

 ステップS20は、第2のパターン22及び第4の パターン24よりなる第5のパターン25をマスク� ��し、有機膜13の下層である被エッチング層11 をエッチングし、有機膜13及び被エッチング� ��11が積層されてなり、第2のパターン22及び� �4のパターン24よりなる第5のパターン25を形� �する工程である。また、図2Jは、ステップS20 の工程が行われた後の半導体装置の構造を示 す断面図である。

 有機膜13よりなる第5のパターン25をマスク� �し、基板10をエッチングストッパ層として被 エッチング層11をエッチングする。例えばTEOS よりなる被エッチング層11のエッチングは、� ��えば、CF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガス等を用いて行うことができる。その結� �、図2Jに示されるように、ライン幅L2、スペ� ��ス幅S2を有する偶数パターンである第2のパ� ��ーン22と、ライン幅L4を有する奇数パターン である第4のパターン24とを同時に形成するこ とができる。ただし、第2のパターン22及び第 4のパターン24の上層部には、有機膜13が除去� ��れずに残る。

 ステップS21は、有機膜13を除去する工程� �ある。また、図2Kは、ステップS21の工程が行 われた後の半導体装置の構造を示す断面図で ある。

 有機膜13の除去は、例えば酸素、窒素、� �素、アンモニア等のプラズマを用いたエッ� �ングにより行う。その結果、図2Kに示される ように、第2のパターン22及び第4のパターン24 を形成する被エッチング層11の上に残ってい� ��有機膜13が除去され、被エッチング層11より なる第2のパターン22及び第4のパターン24を同 時に形成することができる。

 以上、本実施の形態では、例えばライン幅6 0nmのマスクを用いて微細なフォトリソグラフ ィを行うだけで、例えばライン幅30nm、スペ� �ス幅30nmの微細な偶数パターンを形成するこ� ��ができるのと同時に、SiO ₂ 膜よりなる側壁部を残すようなSiO ₂ 膜のエッチング工程の前に、例えばライン幅 60nmのマスクを用いて再度微細なフォトリソ� �ラフィを行うことにより、被エッチング層� �エッチング工程を一括に行いながら、例え� �ライン幅60nmのライン幅を有する奇数パター� ��を同時に形成することができる。

 例えば特許文献3に開示される方法でも、 パターン密度が密な領域に偶数パターンを形 成することができるのと同時に、パターン密 度が疎な領域に奇数パターン又は孤立パター ン形成することができる。しかしながら、特 許文献3に開示される方法においては、微細� �ターンを形成するための芯部のパターンが� �モルファスカーボン膜よりなり、芯部のパ� �ーンの側壁を被覆する側壁部が酸化シリコ� �膜よりなるため、パターン密度が密な領域� �、パターン密度が疎な領域との間で、被エ� �チング層をエッチングするためのハードマ� �クとなるパターンの材質が異なる。パター� �の材質が異なると、被エッチング層をエッ� �ングする際の横方向のエッチング耐性、下� �の被エッチング層とのエッチング速度の比(� ��択比)等の影響が異なり、マスク全域に亘り 均一に揃えることができない。その結果、ハ ードマスクとなるパターンのパターン密度が 密な領域とパターン密度が疎な領域とが混在 していた場合に、パターンのCD(Critical Dimensio n)を精度良く、均一に維持することができな� ��。

 一方、本実施の形態では、微細パターン� ��形成するための芯部のパターンと、芯部の� ��ターンの側壁を被覆する側壁部とが、とも� ��酸化シリコン膜よりなる。そのため、パタ� ��ン密度が密な領域と、パターン密度が疎な� ��域との間で、被エッチング層をエッチング� ��るためのハードマスクとなるパターンの材� ��が同一である。パターンの材質が同一であ� ��ば、被エッチング層をエッチングする際の� ��方向のエッチング耐性、下層の被エッチン� ��層とのエッチング速度の比(選択比)等の影� �も同一となり、マスク全域に亘り均一に揃� �ることができる。その結果、ハードマスク� �なるパターンのパターン密度が密な領域と� �ターン密度が疎な領域とが混在していた場� �にも、パターンのCD(Critical Dimension)を精度良 く、均一に維持することができる。

 また、有機膜13の材質、厚さを変えるこ� �により、被エッチング層11として種々の材料 を用いた場合にも、被エッチング層11に対す� ��マスクとして機能させることができる。特� ��、ステップS21の有機膜13の除去においては� �酸素、窒素、水素、アンモニア等のプラズ� �を用いたエッチングを行うため、有機膜13が 厚い場合でも容易に除去することができる。 従って、被エッチング層11として種々の材質� ��用いることができ、低コストの材料あるい� ��低コストの成膜方法を用いることによって� ��本発明に係る半導体装置の製造方法を低コ� ��ト化することができる。

 このような偶数パターンに隣接してライ� ��幅の異なる奇数パターンを有する電子デバ� ��スの例として、NAND型フラッシュメモリが挙 げられる。図3に、NAND型フラッシュメモリの� ��価回路を示す。図3に示されるように、NAND� �フラッシュメモリにおいては、8ビットのメ� ��リセルが、それらのビット線が直列に接続� ��れるように配列され、その両側に各々1つの データ入出力用の選択ゲートを有する電界効 果型トランジスタ(Field Effect Transistor:FET)が� �列に接続されるような回路を有する。即ち� �第1の選択ゲート40、8ビットに対応した8個の フローティングゲート41乃至48、及び第2の選� ��ゲート49が、ビットライン39に直列に接続さ れる。このようなNAND型フラッシュメモリの� �造において、両端の選択ゲート40、49に対応� ��るFETのゲート長をメモリセルのゲート長よ� ��大きくするような場合に、FET用のマスクを� ��規に製作する必要がなく、製造コストを低� ��することができる。

 また、本実施の形態では、ステップS16乃� ��ステップS21の工程は全てドライプロセスで� ��うことができるため、同一のチャンバ内で� ��ス種を変えるだけで一括して行うような製� ��方法を行うことも可能である。ステップS16� ��至ステップS21の工程を一括して行うことに� ��り、従来に比べて工程の簡略化と製造コス� ��の低減を図ることができ、生産性の向上を� ��ることができる。

 なお、本実施の形態では、ステップS14のSiO ₂ 膜の成膜工程は、低温MLDによって行うが、上 層部を保護膜14で保護された有機膜13よりな� �芯部15bにダメージを与えることなくSiO ₂ 膜を成膜することができるのであれば、上記 の方法に限定されるものではなく、CVD、RF(Rad io Frequency)マグネトロンスパッタ、電子線蒸� ��、等公知の成膜方法を用いることも可能で� ��る。

 また、本実施の形態では、芯部パターン� ��成工程において、第2のフォトレジスト膜17� ��りなる第3のパターン23のトリミングを行わ� ��、第3のパターン23のライン幅L3と略等しい� �イン幅を有する芯部15aを用いて第1のパター� ��21を形成することも可能である。

 また、本実施の形態では、第3のパターン23� ��ライン幅であるL3は、前述したように、ラ� �ン幅が、予め図2Eに示されるライン幅L3より� ��きいL3´(例えば120nm)になるように形成し、� �リミングを行うことによって、自在にその� �寸法を制御することができるため、トリミ� �グされてできる芯部15bのパターンのライン� �であるL12に比べ、大きくすることもでき、� �しくすることもでき、小さくすることもで� �る。
(第1の実施の形態の第1の変形例)
 次に、図4A乃至図4Kを参照し、本発明の第1� �実施の形態の第1の変形例に係る半導体装置� ��製造方法を説明する。

 図4A乃至図4Kは、本変形例に係る半導体装 置の製造方法の工程を説明するための図であ り、各工程における半導体装置の構造を模式 的に示す断面図である。ただし、以下の文中 では、先に説明した部分には同一の符号を付 し、説明を省略する場合がある(以下の変形� �、実施の形態についても同様)。

 本変形例に係る半導体装置の製造方法は� ��被エッチング層が窒化シリコン層である点� ��、第1の実施の形態に係る半導体装置の製造 方法と相違する。

 図4A乃至図4Kを参照するに、第1の実施の� �態において、TEOSよりなる被エッチング層11� �用いて行うのと相違し、本変形例において� �、窒化シリコン層(以下SiNという)よりなる被 エッチング層11aを用いて行う。

 本変形例に係る半導体装置の製造方法は� ��第1の実施の形態と同じであり、図1に示さ� �るように、ステップS11乃至ステップS21の工� �を含む。

 始めに、ステップS11を含む準備工程を行� ��。図4Aに示されるように、本変形例におい� �も、第1の実施の形態と同様に、基板10の上� �、下から順に被エッチング層11a、有機膜13、 保護膜14が形成された基板を用いる。ただし� ��被エッチング層11aは、第1の実施の形態でTEO Sであるのと異なり、SiNである。被エッチン� �層11aの厚さが、例えば50~500nmとすることがで きるのは、第1の実施の形態と同様である。

 被エッチング層11aが、パターン形成され� ��ことにより、その後の種々の加工工程にお� ��るマスクとして機能することは、第1の実施 の形態と同じである。SiNは、第1の実施の形� �で用いられるアモルファスシリコン、ポリ� �リコンに比べ、隣接する有機膜13とのエッチ ングの選択比を向上させることができる。

 ステップS12乃至ステップS17を含む芯部パ� ��ーン形成工程、成膜工程、第3パターン形成 工程、第1パターン形成工程及び第2パターン� ��成工程は、第1の実施の形態と同一であり、 各々の工程を行った後の半導体装置の一部の 構造は、夫々図4B乃至図4Gに示される通りで� �る。

 次に、ステップS18及びステップS19を含む� ��5パターン形成工程を行う。

 ステップS18、即ち第2のパターン22及び第4 のパターン24をマスクとして保護膜14を除去� �る工程は、第1の実施の形態と同一であり、� ��テップS18の工程が終わったときの半導体装� ��の一部の構造は、図4Hに示される。

 ステップS19、即ち第2のパターン22及び第4 のパターン24をマスクとして、有機膜13をエ� �チングする工程は、図4Iに示されるように、 SiNよりなる被エッチング層11aのエッチング速 度に対する有機膜13のエッチング速度の比を� ��第1の実施の形態におけるTEOSよりなる被エ� �チング層11のエッチング速度に対する有機膜 13のエッチング速度の比に比べて増大させる� ��とができるため、エッチングの進行が被エ� ��チング層11aの表面に到達した時点でエッチ� ��グを確実に停止させることができる。具体� ��には、有機膜13のエッチングは、例えば酸� �、窒素、水素、アンモニア等のプラズマを� �いて行うが、混合ガスの種類、流量比、ガ� �圧、基板温度を制御することによって、SiN� �有機膜のエッチングの選択比を向上させる� �とができる。その結果、再現性に優れた製� �方法を行うことができる。

 次に、ステップS20、即ち第2のパターン22� ��び第4のパターン24をマスクとして被エッチ� ��グ層11aを除去し、第5のパターン25を形成す� ��工程を行う。また、図4Jは、ステップS20の� �程を行った後の半導体装置の構造を示す断� �図である。

 本変形例では、エッチングの条件を制御す� ��ことにより、SiNよりなる被エッチング層11a� ��有機膜13に対するエッチングの選択比を向� �させ、被エッチング層11aをエッチングする� �に有機膜13よりなるパターンをエッチングす ることなく、マスクの形状を正確に被エッチ ング層11aに転写することができる。具体的に は、第1の被エッチング層11aのエッチングは� �例えば、CF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガス等を用いて行うが、CF系ガスの種類、混 合ガスの種類、流量比、ガス圧、基板温度を 制御することによって、SiNの有機膜に対する 選択比を向上させることができる。その結果 、再現性に優れた製造方法を行うことができ る。

 また、本変形例では、前述したエッチン� ��の条件を制御することにより、SiNよりなる� ��エッチング層11aの基板10に対するエッチン� �の選択比を向上させ、エッチングが基板10の 表面に到達した時点でエッチングを確実に停 止させることもできる。

 ステップS21の工程、即ち、有機膜を除去� ��る工程は、第1の実施の形態と同様である。 また、ステップS21の工程が終わった後の半導 体基板の構造は、図4Kに示される。

 以上、本変形例に係る半導体装置の製造� ��法によれば、被エッチング層11aをTEOSからSiN に代えることにより、隣接する有機膜13との� ��ッチングの選択比を向上させることができ� ��再現性に優れた半導体装置を低コストで製� ��することができる。

 なお、SiNとして、SiとNとの組成比は、特に� ��定されるものではなく、例えばSi ₃ N ₄ を用いることができる。また、SiNの代わりに SiON(酸窒化シリコン)を用いることもできる。

 また、SiNの代わりに、アモルファスシリコ� ��又はポリシリコンを挿入した複合膜を用い� ��こともできる。特に、基板との間のエッチ� ��グ工程におけるエッチング速度の大きな選� ��比を確保することができるのであれば、任� ��の材質の被エッチング層を用いることがで� ��る。
(第1の実施の形態の第2の変形例)
 次に、図5A乃至図5Kを参照し、本発明の第1� �実施の形態の第2の変形例に係る半導体装置� ��製造方法を説明する。

 図5A乃至図5Kは、本変形例に係る半導体装 置の製造方法の工程を説明するための図であ り、各工程における半導体装置の構造を模式 的に示す断面図である。

 本変形例に係る半導体装置の製造方法は� ��保護膜が酸窒化シリコンSiONである点で、第 1の実施の形態に係る半導体装置の製造方法� �相違する。

 図5A乃至図5Kを参照するに、第1の実施の� �態において、SOGよりなる保護膜を用いて行� �のと相違し、本変形例においては、SiONより� ��る保護膜14bを用いて行う。

 本変形例に係る半導体装置の製造方法は� ��第1の実施の形態と同じであり、図1に示さ� �るように、ステップS11乃至ステップS22の工� �を含む。

 始めに、ステップS11を含む準備工程を行� ��。図5Aに示されるように、本変形例におい� �も、第1の実施の形態と同様に、基板10の上� �、下から順に被エッチング層11、有機膜13、� ��護膜14bが形成された基板を用いる。ただし� ��保護膜14bは、第1の実施の形態でSOGであるの と異なり、SiONである。保護膜14bの厚さが、� �えば40~120nmとすることができるのは、第1の� �施の形態と同様である。

 被エッチング層11が、パターン形成され� �ことにより、その後の種々の加工工程にお� �るマスクとして機能することは、第1の実施� ��形態と同じである。

 ステップS12乃至ステップS15の工程を含む� ��部パターン形成工程、成膜工程及び第3パタ ーン形成工程は、第1の実施の形態と同一で� �り、各々の工程が終わったときの半導体装� �の一部の構造は、図5B乃至図5Eに示される通� ��である。

 次に、ステップS16を含む第1パターン形成 工程を行う。また、第1パターン形成工程を� �った後の半導体装置の一部の構造は、図5Fに 示される通りである。

 本変形例では、エッチングの条件を制御す� ��ことにより、SiO ₂ 膜16のエッチング速度とSiONよりなる保護膜14b のエッチング速度の選択比を向上させ、エッ チングが保護膜14bの表面に到達した時点で確 実にエッチングを停止させることができる。 具体的には、SiO ₂ 膜16のエッチングは、例えば、CF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガス等を用いて行うが、ガスの種類、流量� �ガス圧、基板温度を制御することによって� �SiO ₂ 膜とSiONとの間のエッチングの選択比を向上� �せることができる。その結果、再現性に優� �た製造方法を行うことができる。

 ステップS17乃至ステップS19の工程を含む� ��2パターン形成工程及び第5パターン形成工� �は、第1の実施の形態と同一であり、各々の� ��程が終わったときの半導体装置の一部の構� ��は、図5G乃至図5Iに示される通りである。

 次に、ステップS20及びステップS21を含む� ��エッチング層エッチング工程を行う。また� ��被エッチング層エッチング工程のステップS 20及びステップS21を行った後の半導体装置の� ��部の構造は、夫々図5J及び図5Kに示される通 りである。

 本変形例では、エッチングの条件を制御す� ��ことにより、TEOSよりなる被エッチング層11� ��エッチング速度とSiONよりなる保護膜14bのエ ッチング速度の選択比を向上させ、被エッチ ング層11をエッチングする間に保護膜14bより� ��る第2のパターン22及び第4のパターン24をエ� ��チングすることなく、マスクの形状を正確� ��被エッチング層11に転写することができる� �具体的には、被エッチング層11のエッチング は、例えば、CF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガス等を用いて行うが、ガスの種類、流量� �ガス圧、基板温度を制御することによって� �TEOSとSiONとの間のエッチングの選択比を向上 させることができる。その結果、再現性に優 れた製造方法を行うことができる。

 ステップS21は、第1の実施の形態と同一で あり、工程が終わったときの半導体装置の一 部の構造は、図5Kに示される通りである。

 以上、本変形例に係る半導体装置の製造方� ��によれば、保護膜14bをSOGからSiONに代えるこ とにより、SiO ₂ 層16及び被エッチング層11とのエッチングの� �択比を向上させることができ、再現性に優� �た半導体装置を低コストで製造することが� �きる。

 なお、本変形例において、SiONの代わりに、 LTO膜とBARC膜の複合膜を用いる場合にも、SiO ₂ 層16及び被エッチング層11とのエッチングの� �択比を向上させることができ、再現性に優� �た半導体装置を低コストで製造することが� �きる。
(第1の実施の形態の第3の変形例)
 次に、図6A乃至図6Kを参照し、本発明の第1� �実施の形態の第3の変形例に係る半導体装置� ��製造方法を説明する。

 図6A乃至図6Kは、本変形例に係る半導体装 置の製造方法の工程を説明するための図であ り、各工程における半導体装置の構造を模式 的に示す断面図である。

 本変形例に係る半導体装置の製造方法は� ��偶数パターンと離れた位置に孤立パターン� ��同時に形成する点で、第1の実施の形態に係 る半導体装置の製造方法と相違する。

 図6A乃至図6Kを参照するに、第1の実施の� �態において、偶数パターンに隣接して奇数� �ターンを同時に形成するのと相違し、本変� �例においては、偶数パターンと離れた位置� �孤立パターンを形成する。

 本変形例に係る半導体装置の製造方法は� ��第1の実施の形態と同じであり、図1に示さ� �るように、ステップS11乃至ステップS21の工� �を含む。

 始めに、ステップS11を含む準備工程を行� ��。図6Aに示されるように、本変形例におい� �も、第1の実施の形態と同様に、基板10の上� �、下から順に被エッチング層11、有機膜13、� ��護膜14が形成された基板を用いる。

 次に、ステップS12及びステップS13を含む� ��部パターン形成工程を行う。

 ステップS12は、第1のフォトレジスト膜15� ��露光、現像して第1のフォトレジスト膜15よ� ��なる芯部15aのパターンを形成する芯部パタ� ��ン形成工程である。本変形例では、保護膜1 4の上に第1のフォトレジスト膜15を形成し、� �部15aのパターンの偶数パターンが配置され� �場所と、芯部15aのパターンが配置されない� �所を有するような金属マスクを用いてフォ� �リソグラフィを行い、露光、現像を行って� �芯部15aのパターンを形成する。ステップS12� �工程を行った後の半導体装置の構造は、図6B に示される。

 次に行うステップS13は、第1の実施の形態 と同様であり、ステップS13の工程を行った後 の半導体装置の構造は、図6Cに示される。

 ステップS14を含む成膜工程は、第1の実施 の形態と同様であり、ステップS14の工程を行 った後の半導体装置の構造は、図6Dに示され� ��。

 次に、ステップS15の第3パターン形成工程 を行う。図6Eに示されるように、芯部15bのパ� ��ーンが形成されていない位置に、第3のパタ ーン23を形成する。基板全面に、第3のパター ン23を形成するための第2のフォトレジスト膜 17を成膜し、露光、現像を行って第2のフォト レジスト膜17よりなる第3のパターン23を形成� ��る。ここで、第2のフォトレジスト膜17の材� ��や厚みは、第1の実施の形態と同様にするこ とができる。ただし、本変形例における第2� �フォトレジスト膜17を露光する際の金属マス クは、第1の実施の形態と異なり、孤立パタ� �ンに相当する第3のパターン23が、芯部15bの� �ターンと離れた位置に配置されるようなパ� �ーンを有する。第3のパターン23のライン幅� �L3とすると、L3の値は特に限定されるもので� ��なく、第1の実施の形態と同様に、例えば60n mとすることができる。

 ここで、第3のパターン23はライン幅L3が� �細であるため、芯部15aのパターンを形成す� �ための金属マスクと同様に高精度な金属マ� �クを必要とし、マスク製作費用が必要とな� �。しかし、被エッチング層11をエッチングす る際のマスクとして有機膜13を用いて一括で� ��ッチングを行うことができ、被エッチング� ��11として広範囲の材料を選択することがで� �、低コストの材料及び低コストの成膜方法� �用いることによって全体の製造コストを抑� �ることができるのは、第1の実施の形態と同� ��である。

 その後、ステップS16乃至ステップS21を含む� ��1パターン形成工程、第2パターン形成工程� �第5パターン形成工程及び被エッチング層エ� ��チング工程は、第1の実施の形態と同一であ り、各々の工程が終わったときの半導体装置 の一部の構造は、図6F乃至図6Kに示される通� �である。その結果、被エッチング層11よりな り、ライン幅L2、スペース幅S2を有する偶数� �ターンから離れた位置にライン幅L4を有する 孤立パターンを有するようなパターンを一括 で形成することができる。
(第1の実施の形態の第4の変形例)
 次に、図7A乃至図7Kを参照し、本発明の第1� �実施の形態の第4の変形例に係る半導体装置� ��製造方法を説明する。

 図7A乃至図7Kは、本変形例に係る半導体装 置の製造方法の工程を説明するための図であ り、各工程における半導体装置の構造を模式 的に示す断面図である。

 本変形例に係る半導体装置の製造方法は� ��偶数パターンに隣接した位置に奇数パター� ��を同時に形成すると共に、偶数パターンと� ��れた位置にも孤立パターンを同時に形成す� ��点で、第1の実施の形態に係る半導体装置の 製造方法と相違する。

 図7A乃至図7Kを参照するに、第1の実施の� �態において、偶数パターンに隣接して奇数� �ターンを同時に形成するのと相違し、本変� �例においては、偶数パターンに隣接した位� �に奇数パターンを同時に形成するのと共に� �偶数パターンと離れた位置に孤立パターン� �形成する。

 本変形例に係る半導体装置の製造方法は� ��第1の実施の形態と同じであり、図1に示さ� �るように、ステップS11乃至ステップS21の工� �を含む。

 始めに、ステップS11を含む準備工程を行� ��。図7Aに示されるように、本変形例におい� �も、第1の実施の形態と同様に、基板10の上� �、下から順に被エッチング層11、有機膜13、� ��護膜14が形成された基板を用いる。

 次に、ステップS12乃至ステップS14を含む� ��部パターン形成工程及び成膜工程を行う。� ��部パターン形成工程及び成膜工程は、第1の 実施の形態と同様であり、各工程が行われた 後の半導体装置の構造は、図7B乃至図7Dに示� �れる。

 次に、ステップS15の第3パターン形成工程 を行う。図7Eに示されるように、芯部15bのパ� ��ーンが形成されていない位置に、第3のパタ ーン23を形成するのは、第1の実施の形態と同 様である。ただし、本変形例においては、奇 数パターンに相当し、ライン幅L3を有する第3 のパターン23が、芯部15bのパターンに隣接し� ��設けられるのと共に、孤立パターンに相当� ��、ライン幅L3を有する第3のパターン23が、� �部15bのパターンから離れた位置にも配置さ� �るようなパターンを有することを特徴とす� �。L3の値は特に限定されるものではなく、第 1の実施の形態と同様に、例えば60nmとするこ� ��ができる。

 その後、ステップS16乃至ステップS21を含む� ��1パターン形成工程、第2パターン形成工程� �第5パターン形成工程及び被エッチング層エ� ��チング工程は、第1の実施の形態と同一であ り、各々の工程が終わったときの半導体装置 の一部の構造は、図7F乃至図7Kに示される通� �である。その結果、被エッチング層11よりな り、ライン幅L2、スペース幅S2を有する偶数� �ターンに隣接した位置にライン幅L4を有する 奇数パターンを一括で形成することができる と共に、ライン幅L2、スペース幅S2を有する� �数パターンから離れた位置にライン幅L4を有 する孤立パターンを一括で形成することがで きる。
(第1の実施の形態の第5の変形例)
 次に、図8A乃至図8Kを参照し、本発明の第1� �実施の形態の第5の変形例に係る半導体装置� ��製造方法を説明する。

 なお、本変形例におけるライン幅L31は、� ��発明における第3の寸法に相当する。

 図8A乃至図8Kは、本変形例に係る半導体装 置の製造方法の工程を説明するための図であ り、各工程における半導体装置の構造を模式 的に示す断面図である。

 本変形例に係る半導体装置の製造方法は� ��芯部及び側壁部で構成される第1のパターン を形成する際に、その後第2のフォトレジス� �膜で被覆される第3のパターンのうち、第2の パターンよりなる偶数パターンから離れた位 置に配置される第3のパターンのライン幅が� �第2のパターンよりなる偶数パターンに隣接� ��て配置される第3のパターンのライン幅より も細い点で、第1の実施の形態の第4の変形例� ��係る半導体装置の製造方法と相違する。

 図8A乃至図8Kを参照するに、第1の実施の� �態の第4の変形例において、第2のパターンよ り離れた位置にある孤立パターンのライン幅 は、第2のパターンに隣接した位置にある奇� �パターンのライン幅と同じであるのと相違� �、本変形例においては、第2のパターン22よ� �離れた位置にある孤立パターン23aのライン� �L31は、第2のパターン22に隣接した位置にあ� �奇数パターン23のライン幅L3より細い。

 本変形例に係る半導体装置の製造方法は� ��第1の実施の形態の第4の変形例と同様であ� �、図1に示されるように、ステップS11乃至ス� ��ップS21の工程を含む。

 始めに、ステップS11を含む準備工程を行� ��。図8Aに示されるように、本変形例におい� �も、第1の実施の形態と同様に、基板10の上� �、下から順に被エッチング層11、有機膜13、� ��護膜14が形成された基板を用いる。

 次に、ステップS12乃至ステップS14を含む� ��部パターン形成工程及び成膜工程を行う。� ��部パターン形成工程及び成膜工程は、第1の 実施の形態と同様であり、各工程が行われた 後の半導体装置の構造は、図8B乃至図8Dに示� �れる。

 次に、ステップS15の第3パターン形成工程 を行う。図8Eに示されるように、芯部15bのパ� ��ーンが形成されていない位置に、第3のパタ ーン23を形成するのは、第1の実施の形態と同 様である。ただし、本変形例においては、奇 数パターンに相当し、ライン幅L3を有する第3 のパターン23が、芯部15bのパターンに隣接し� ��設けられるのと共に、孤立パターンに相当� ��、ライン幅L31を有する第3のパターン23aが、 芯部15bのパターンから離れた位置にも配置さ れるようなパターンを有し、L31がL3よりも小� ��いことを特徴とする。各々第3のパターン23� ��び第3のパターン23aのライン幅であるL3及びL 31の値は特に限定されるものではなく、第1の 実施の形態と同様に、L3の値は例えば60nmとす ることができ、L31の値は例えば40nmとするこ� �ができる。

 その後、ステップS16乃至ステップS21を含む� ��1パターン形成工程、第2パターン形成工程� �第5パターン形成工程及び被エッチング層エ� ��チング工程は、第1の実施の形態と同一であ り、各々の工程が終わったときの半導体装置 の一部の構造は、図8F乃至図8Kに示される通� �である。その結果、被エッチング層11よりな り、ライン幅L2、スペース幅S2を有する偶数� �ターンに隣接した位置にライン幅L4の奇数パ ターンを有し、ライン幅L2、スペース幅S2を� �する偶数パターンから離れた位置にライン� �L41の孤立パターンを有するようなパターン� �一括で形成することができる。ここで、L4の 値はL3と等しいため例えば60nmとすることがで き、L41の値はL31と等しいため例えば40nmとす� �ことができる。
(第2の実施の形態)
 次に、図9乃至図10Lを参照し、本発明の第2� �実施の形態に係る半導体装置の製造方法を� �明する。

 以下、本実施の形態及び本実施形態の各� ��形例における有機膜、芯部のパターン、芯� ��パターン形成工程、成膜工程、第1のパター ン、第1パターン形成工程、第2のフォトレジ� ��ト膜、第3のパターン、第3パターン形成工� �、第1のパターンの所定のパターン、第1パタ ーン形成工程、第2のパターン、及び第2パタ� ��ン形成工程のそれぞれは、本発明における� ��1の有機膜、第1の有機膜パターン、第1の有� ��膜パターン形成工程、酸化シリコン膜成膜� ��程、第1のマスクパターン、第1のマスクパ� �ーン形成工程、第2の有機膜、第2の有機膜パ ターン、第2の有機膜パターン形成工程、第2� ��マスクパターン、第2のマスクパターン形成 工程、第3のマスクパターン、及び第3のマス� ��パターン形成工程のそれぞれに相当する。

 また、本実施の形態及び本実施の形態の� ��変形例におけるライン幅L104、及び厚さD101� �それぞれは、本発明における第1の寸法、及� ��第2の寸法のそれぞれに相当する。

 図9は、本実施の形態に係る半導体装置の 製造方法の各工程の手順を説明するための工 程図である。また、図10A乃至図10Lは、本実施 の形態に係る半導体装置の製造方法の工程を 説明するための図であり、各工程における半 導体装置の構造を模式的に示す断面図である 。また、図9のステップS111乃至ステップS122の 工程の各々の工程が行われた後の半導体装置 の構造は、図10A乃至図10Lの各々の断面図で示 される構造に対応する。

 本実施の形態に係る半導体装置の製造方� ��は、図9に示されるように、基板準備工程と 、第1パターン形成工程と、フォトレジスト� �覆工程と、保護膜除去工程と、第2パターン� ��成工程と、被エッチング層エッチング工程� ��を含む。基板準備工程は、ステップS111の工 程を含み、第1パターン形成工程は、ステッ� �S112乃至ステップS116の工程を含み、フォトレ ジスト被覆工程は、ステップS117の工程を含� �、保護膜除去工程は、ステップS118の工程を� ��み、第2パターン形成工程は、ステップS119� �工程を含み、被エッチング層エッチング工� �は、ステップS120乃至ステップS122の工程を含 む。

 始めに、ステップS111を含む準備工程を行 う。ステップS111は、被エッチング層の上に� �機膜を介して保護膜が形成された基板を用� �する工程である。図10Aは、ステップS111の工� ��が行われた後の半導体装置の構造を示す断� ��図である。

 ステップS111では、図10Aに示されるように 、基板110の上に、下から順に第1の被エッチ� �グ層111、第2の被エッチング層112、有機膜113� ��保護膜114が形成された基板を準備する。第1 の被エッチング層111及び第2の被エッチング� �112は、パターンを形成されることにより、� �の後の種々の加工工程を行う場合のマスク� �して機能する。有機膜113は、パターンが形� �され、第1の被エッチング層111及び第2の被エ ッチング層112のパターンを形成するためのマ スクとして機能する。保護膜114は、図10Dを用 いて後述するように、有機膜113よりなる芯部 125のパターンを形成する際に有機膜113の表面 を保護する機能を有すると共に、図10Gを用い て後述するように、第1のパターン121の所定� �パターンにおいて芯部125の有機膜113が除去� �れないように保護する機能も有する。また� �護膜114は、その上に形成される第2のフォト� ��ジスト膜115のフォトリソグラフィを行う際� ��反射防止膜(BARC:Bottom Anti-Reflecting Coating)と� ��ての機能を有する場合もある。

 第1の被エッチング層111の材質は、特に限 定されるものではなく、例えばTEOS(テトラエ� ��キシシラン:Tetraethoxysilane)を用いることがで きる。また、第1の被エッチング層111の厚さ� �、特に限定されるものではなく、例えば50~50 0nmとすることができる。

 第2の被エッチング層112の材質は、特に限 定されるものではなく、例えばアモルファス シリコン、ポリシリコンを用いることができ る。また、第2の被エッチング層112の厚さは� �特に限定されるものではなく、例えば20~200nm とすることができる。

 有機膜113の材質は、特に限定されるもので� ��なく、例えば化学気相法(CVD:Chemical
Vapor Deposition)により成膜されたアモルファス カーボン、スピンオンにより成膜されたポリ フェノールやi線レジスト等のフォトレジス� �を含む広範な有機系の材料を用いることが� �きる。また、有機膜113の厚さは、特に限定� �れるものではなく、例えば150~300nmとするこ� �ができる。

 保護膜114の材質は、特に限定されるもので� ��なく、例えばSOG(Spin On Glass)膜、SiON膜、又� ��LTO(Low
Temperature Oxide)膜とBARCの複合膜を用いること� ��できる。また、保護膜114の厚さは、特に限� ��されるものではなく、例えば40~120nmとする� �とができる。

 次に、ステップS112乃至ステップS116を含� �第1パターン形成工程を行う。

 ステップS112は、第2のフォトレジスト膜11 5を成膜し、成膜された第2のフォトレジスト� ��115を露光、現像して第2のフォトレジスト膜 115よりなる第3のパターン123を形成する第3パ� ��ーン形成工程である。その結果、図10Bに示� ��れるように、第2のフォトレジスト膜115より なる第3のパターン123が形成される。第3のパ� ��ーン123は、保護膜114及び有機膜113をエッチ� ��グする工程におけるマスクとして機能する� ��

 第2のフォトレジスト膜115の材質は、例え ばArFレジストを用いることができる。また、 第2のフォトレジスト膜115の厚さは、特に限� �されるものではなく、例えば50~200nmとするこ とができ、第3のパターン123のライン幅L103及� ��スペース幅S103は、特に限定されるものでは なく、共に例えば60nmとすることができる。

 ステップS113は、第3のパターン123を形成� �る第2のフォトレジスト膜115をトリミングし� ��トリミングされてできる第2のフォトレジス ト膜115よりなる第4のパターン124をマスクと� �て保護膜114をエッチングする工程である。� �た、図10Cは、ステップS113の工程が行われた� ��の半導体装置の構造を示す断面図である。

 トリミング方法は、特に限定されるもの� ��はなく、例えば酸素、窒素、水素、アンモ� ��ア等のプラズマを用いて行う。また、図10B� ��び図10Cに示されるように、トリミングされ� ��できる第4のパターン124のライン幅L104は、� �リミングを行う前の第3のパターン123のライ� ��幅L103に比べ細くなるので、第4のパターン12 4のライン幅L104及びスペース幅S104と、第3の� �ターン123のライン幅L103及びスペース幅S103と の大小関係は、L104<L103、S104>S103となる。 L104及びS104の値は、特に限定されるものでは� ��く、例えばL104を30nm、S104を90nmとすることが できる。

 トリミングを行った後、ライン幅がL104であ る第2のフォトレジスト膜115よりなる第4のパ� ��ーン124をマスクとして、保護膜114をエッチ� ��グし、第2のフォトレジスト膜115及び保護膜 114が積層されてなるライン幅がL104のパター� �を形成する。保護膜114のエッチングは、例� �ば保護膜114がSOG膜(又はSiON膜、又はLTO膜とBAR Cの複合膜)よりなる場合、例えば、CF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガスを用いて行うことができる。

 ステップS114は、上層部を保護膜114で保護 された有機膜113をエッチングすることによっ て、上層部を保護膜114で保護された有機膜113 よりなる芯部125のパターンを形成する芯部パ ターン形成工程である。また、図10Dは、ステ ップS114の工程が行われた後の半導体装置の� �造を示す断面図である。

 有機膜113のエッチングは、特に限定され� ��ものではなく、例えば酸素、窒素、水素、� ��ンモニア等のプラズマを用いて行うことが� ��きる。その結果、図10Dに示されるように、� ��イン幅がL104の保護膜114をマスクとして有機 膜113がエッチングされ、ライン幅がL104の保� �膜114で保護された有機膜113よりなる芯部25の パターンが形成される。

 ステップS115は、芯部125のパターンが形成さ れた基板の上にSiO ₂ 膜116を成膜する成膜工程である。また、図10E は、ステップS115の工程が行われた後の半導� �装置の構造を示す断面図である。

 なお、SiO ₂ 膜は、本発明における酸化シリコン膜に相当 する。また、以下において、SiO ₂ 膜の代わりに、SiO _x 膜を始めとし、シリコンと酸素を主成分とし て含む他の組成の膜であってもよい。

 SiO ₂ の成膜工程は、有機膜113が芯部125として残っ た状態で行うが、一般的に有機膜113は、高温 に弱いので、低温(例えば300℃以下程度)で成� ��することが好ましい。成膜方法として、こ� ��ように低温で成膜できるのであれば、特に� ��定されるものではなく、本実施の形態では� ��低温での分子層堆積(Molecular Layer Deposition� �以下MLDという)、即ち低温MLDによって行うこ� ��ができる。その結果、図10Eに示されるよう� ��、芯部125が形成されている場所及び形成さ� ��ていない場所を含め、基板全面にSiO ₂ 膜116が成膜され、芯部125の側面にも芯部125の 側面を被覆するようにSiO ₂ 膜116が成膜される。このときのSiO ₂ 膜116の厚さをD101とすると、芯部125のパター� �の側面を被覆するSiO ₂ 膜116の幅もD101となる。SiO ₂ 膜116の厚さD101は、特に限定されるものでは� �く、例えば30nmとすることができる。

 ここで、低温MLDによる成膜工程について� ��明する。

 低温MLDにおいては、シリコンを含む原料� ��スを処理容器内に供給し、シリコン原料を� ��板上に吸着させる工程と、酸素を含むガス� ��処理容器内に供給し、シリコン原料を酸化� ��せる工程とを交互に繰り返す。

 具体的には、シリコンを含む原料ガスを� ��板上に吸着させる工程においては、シリコ� ��を含む原料ガスとして、1分子内に2個のア� �ノ基を有する網のシランガス、例えばビス� �ーシャルブチルアミノシラン(以下、BTBASと� �う)を、シリコン原料ガスの供給ノズルを介� ��て処理容器内に所定の時間(T1)供給する。こ れにより、基板上にBTBASを吸着させる。T1の� �間は、例えば1~60secとすることができる。シ� ��コンを含む原料ガスの流量は、10~500mL/min(scc m)とすることができる。また、処理容器内の� ��力は13.3~665Paとすることができる。

 次に、酸素を含むガスを処理容器内に供給� ��、シリコン材料を酸化させる工程において� ��、酸素を含むガスとして、例えば高周波電� ��を備えたプラズマ生成機構によってプラズ� ��化されたO ₂ ガスを、ガス供給ノズルを介して処理容器内 に所定の時間(T2)供給する。これにより、基� �上に吸着されたBTBASが酸化され、SiO ₂ 膜16が形成される。T2の時間は、例えば5~300sec とすることができる。また、酸素を含むガス の流量は、100~20000mL/min(sccm)とすることができ る。また、高周波電源の周波数は13.56MHzとす� ��ことができ、高周波電源の電力は5~1000Wとす ることができる。また、処理容器内の圧力は 13.3~665Paとすることができる。

 また、上述したシリコンを含む原料ガスを� ��板上に吸着させる工程と、酸素を含むガス� ��処理容器内に供給し、シリコン材料を酸化� ��せる工程とを切り換える際に、各々の工程� ��間に、直前の工程における残留ガスを除去� ��るために、処理容器内を真空排気しつつ例� ��ばN ₂ ガス等の不活性ガスよりなるパージガスを処 理容器内に供給する工程を所定の時間(T3)行� �ことができる。T3の時間は、例えば1~60secと� �ることができる。また、パージガスの流量� �、50~5000mL/min(sccm)とすることができる。なお� ��この工程は、処理容器内に残留しているガ� ��を除去することができればよく、パージガ� ��を供給せずに全てのガスの供給を停止した� ��態で真空排気を継続して行うことができる� ��

 BTBASは、シリコンを含む原料ガスとして� �いる1分子内に2個のアミノ基を有するアミノ シランガスである。このようなアミノシラン ガスとしては、上記BTBASの他に、ビスジエチ� ��アミノシラン(BDEAS)、ビスジメチルアミノシ ラン(BDMAS)、ジイソプロピルアミノシラン(DIPA S)、ビスエチルメチルアミノシラン(BEMAS)を用 いることができる。更に、シリコン原料ガス として、1分子内3個以上のアミノ基を有する� ��ミノシランガスを用いることができ、1分子 内に1個のアミノ基を有するアミノシランガ� �を用いることもできる。

 一方、酸素を含むガスとしては、O ₂ ガスの他、NOガス、N ₂ Oガス、H ₂ Oガス、O ₃ ガスを用いることができ、これらを高周波電 界によりプラズマ化して酸化剤として用いる ことができる。このような酸素を含むガスの プラズマを用いることにより、SiO ₂ 膜の成膜を300℃以下で行うことができ、更に 酸素を含むガスのガス流量、高周波電源の電 力、処理容器内の圧力を調整することにより 、SiO ₂ 膜の成膜を100℃以下又は室温で成膜を行うこ とができる。

 次に、ステップS116を行う。ステップS116は� �SiO ₂ 膜116が芯部125の側壁部126としてのみ残るよう にエッチングするエッチング工程である。ま た、図10Fは、ステップS116の工程が行われた� �の半導体装置の構造を示す断面図である。

 図10Fに示されるように、SiO ₂ 膜116をエッチングし、SiO ₂ 膜116が、芯部125の側面を被覆する側壁部126と してのみ残った状態とする。SiO ₂ 膜116のエッチングは、特に限定されるもので はなく、例えば、CF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガス等を用いて行うことができる。SiO ₂ 膜116の芯部125の側壁部126のみが残るようにエ ッチングするため、芯部125及び側壁部126より なる第1のパターン121が形成される。第1のパ� ��ーン121のライン幅をL101、スペース幅をS101� �すると、芯部125のライン幅L104が30nm、側壁部 126の厚さD101が30nmである場合、L101=L104+D101×2� �S101=L104+S104-L101であるため、L101を90nm、S101を3 0nmとすることができる。

 次に、ステップS117を含むフォトレジスト 被覆工程を行う。ステップS117は、第1のパタ� ��ン121の所定のパターン121aを第1のフォトレ� �スト膜117で被覆するフォトレジスト被覆工� �である。また、図10Gは、ステップS117の工程� ��行われた後の半導体装置の構造を示す断面� ��である。

 図10Gに示されるように、第1のパターン121 の一部の所定のパターン121aを第1のフォトレ� ��スト膜117で被覆する。第1のフォトレジスト 膜117は、芯部125と側壁部126とよりなる第1の� �ターン121のうち、ステップS118及びステップS 119において、芯部125を除去し側壁部126よりな る第2のパターン122を形成することを行わず� �第1のパターン121のまま残すパターンである� ��1のパターン121aを保護するためのマスクと� �て機能する。

 ここで、第1のパターン121はライン幅L101� �スペース幅S101が共に微細であるが、第1のパ ターン121の一部のパターン121aを被覆する第1� ��フォトレジスト膜117のパターンを形成する� ��めのフォトリソグラフィを行うための金属� ��スクの精度は、第1のパターン121を形成する ための金属マスクに比べさほどの精度を要し ないため、金属マスク製作のための費用を抑 えることができる。

 第1のフォトレジスト膜117の材質は、例え ばi線レジスト、KrFレジスト、ArFレジストを� �いることができる。また、第1のフォトレジ� ��ト膜117の厚さは、特に限定されるものでは� ��く、例えば200~500nmとすることができる。

 次に、ステップS118を含む保護膜除去工程 を行う。ステップS118は、芯部125の保護膜114� �除去する保護膜除去工程である。また、図10 Hは、ステップS118の工程が行われた後の半導� ��装置の構造を示す断面図である。

 所定の第1のパターン121aが第1のフォトレジ� ��ト膜117に被覆された状態で、芯部125の保護� ��114をエッチングする。このエッチングは、� ��えば、CF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガス等を用いて行うことができる。その結� �、図10Hに示されるように、第1のフォトレジ� ��ト膜117で被覆されない第1のパターン121にお いて、芯部125の保護膜114が除去され、芯部125 の有機膜113が露出される。

 次に、ステップS119を含む第2パターン形� �工程を行う。ステップS119は、芯部125の有機� ��113を除去することによって残った側壁部126� ��構成される第2のパターン122を形成する第2� �ターン形成工程である。また、図10Iは、ス� �ップS119の工程が行われた後の半導体装置の� ��造を示す断面図である。

 酸素、窒素、水素、アンモニア等のプラズ� ��を用いたエッチングを行って、芯部125の有� ��膜113を除去する。その結果、図10Iに示され� ��ように、第1のフォトレジスト膜117に被覆さ れない第1のパターン121において、芯部125の� �機膜113が除去されて側壁部126のみが残り、� �イン幅がD101、スペース幅がL104及びS101が交� �に現れるようなパターンである第2のパター� ��122が形成される。本実施の形態では、芯部1 25のライン幅L104と第1のパターン121のスペー� �幅S101とを等しくすることにより、スペース� ��はL104及びS101に等しいS102となる。また、D101 に等しいライン幅をあらためてL102とする。� �述したように、L104を30nm、S101を30nm、SiO ₂ 膜116の厚さ(側壁部126の幅D101)を30nmとするこ� �により、L102が30nm、S102が30nmの第2のパターン を形成することができる。

 次に、ステップS120乃至ステップS122を含� �被エッチング層エッチング工程を行う。

 ステップS120は、第2のパターン122及び第1� ��パターン121aをマスクとし、有機膜113の下層 である第2の被エッチング層112をエッチング� �、上層部として側壁部126を有する第2の被エ� ��チング層112よりなり、第2のパターン122及び 第1のパターン121aと同一の形状を有する第5の パターン128を形成する工程である。また、図 10Jは、ステップS120の工程が行われた後の半� �体装置の構造を示す断面図である。

 側壁部126から構成される第2のパターン122及 び芯部125と側壁部126から構成される第1のパ� �ーン121をマスクとし、第1の被エッチング層1 11をエッチングストッパ層として第2の被エッ チング層112をエッチングする。例えばアモル ファスシリコン又はポリシリコンよりなる第 2の被エッチング層112のエッチングは、例え� �Cl ₂ 、Cl ₂ +HBr、Cl ₂ +O ₂ 、CF ₄ +O ₂ 、SF ₆ 、Cl ₂ +N ₂ 、Cl ₂ +HCl、HBr+Cl ₂ +SF ₆ 等のガス等のプラズマを用いて行うことがで きる。その結果、図10Jに示されるように、第 2のパターン122及び第1のパターン121aが形成さ れた第5のパターン128が形成される。

 ステップS121は、第5のパターン128をマス� �として第1の被エッチング層111をエッチング� ��、第1の被エッチング層111及び第2の被エッ� �ング層112よりなる第6のパターン129を形成す� ��工程である。また、図10Kは、ステップS121の 工程が行われた後の半導体装置の構造を示す 断面図である。

 第1の被エッチング層111のエッチングは、例 えば、CF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガス等を用いて行うことができる。このと� �、第1のパターン121及び第2のパターン122にお いて側壁部126を構成するSiO ₂ 膜116及び第1のパターン121aにおいて芯部125を� ��成する保護膜114もエッチングされ、除去さ� ��る。その結果、図10Kに示されるように、ラ� ��ン幅L102、スペース幅S102を有する偶数パタ� �ンである第2のパターン122と、ライン幅L101を 有する奇数パターンである第1のパターン121a� ��を同時に形成することができる。ただし、� ��1のパターン121aを形成する第2の被エッチン� ��層112の上部には、芯部125の有機膜113が除去� ��れずに残る。

 ステップS122は、ステップS121で除去され� �かった有機膜113を除去する工程である。ま� �、図10Lは、ステップS122の工程が行われた後� ��半導体装置の構造を示す断面図である。

 有機膜113の除去は、例えば酸素、窒素、� ��素、アンモニア等のプラズマを用いたエッ� ��ングにより行う。その結果、図10Lに示され� ��ように、第1のパターン121aを形成する第2の� ��エッチング層112の上に残っていた有機膜113� ��除去され、第1の被エッチング層111及び第2� �被エッチング層112よりなる第1のパターン121a 及び第2のパターン122を同時に形成すること� �できる。

 以上、本実施の形態では、例えばライン� ��60nmのマスクを用いて微細なフォトリソグラ フィを行うだけで、例えばライン幅30nm、ス� �ース幅30nmの微細な偶数パターンを形成する� ��とができるのと同時に、微細なフォトリソ� ��ラフィの工程を新たに行うことなく、例え� ��ライン幅90nmのライン幅を有する奇数パター ンを同時に形成することができる。

 例えば特許文献3に開示される方法でも、 パターン密度が密な領域に偶数パターンを形 成することができるのと同時に、パターン密 度が疎な領域に奇数パターン又は孤立パター ン形成することができる。しかしながら、特 許文献3に開示される方法においては、微細� �ターンを形成するための芯部のパターンが� �モルファスカーボン膜よりなり、芯部のパ� �ーンの側壁を被覆する側壁部が酸化シリコ� �膜よりなるため、パターン密度が密な領域� �、パターン密度が疎な領域との間で、被エ� �チング層をエッチングするためのハードマ� �クとなるパターンの材質が異なる。パター� �の材質が異なると、被エッチング層をエッ� �ングする際の横方向のエッチング耐性、下� �の被エッチング層とのエッチング速度の比(� ��択比)等の影響が異なり、マスク全域に亘り 均一に揃えることができない。その結果、ハ ードマスクとなるパターンのパターン密度が 密な領域とパターン密度が疎な領域とが混在 していた場合に、パターンのCD(Critical Dimensio n)を精度良く、均一に維持することができな� ��。

 一方、本実施の形態では、微細パターン� ��形成するための芯部のパターンと、芯部の� ��ターンの側壁を被覆する側壁部とが、とも� ��酸化シリコン膜よりなる。そのため、パタ� ��ン密度が密な領域と、パターン密度が疎な� ��域との間で、被エッチング層をエッチング� ��るためのハードマスクとなるパターンの材� ��が同一である。パターンの材質が同一であ� ��ば、被エッチング層をエッチングする際の� ��方向のエッチング耐性、下層の被エッチン� ��層とのエッチング速度の比(選択比)等の影� �も同一となり、マスク全域に亘り均一に揃� �ることができる。その結果、ハードマスク� �なるパターンのパターン密度が密な領域と� �ターン密度が疎な領域とが混在していた場� �にも、パターンのCD(Critical Dimension)を精度良 く、均一に維持することができる。

 第2の実施の形態においても、第1の実施� �形態と同様に、このような偶数パターンに� �接してライン幅の異なる奇数パターンを有� �る電子デバイスの例として、NAND型フラッシ� ��メモリが挙げられる。図3に、NAND型フラッ� �ュメモリの等価回路を示す。図3に示される� ��うに、NAND型フラッシュメモリにおいては、 8ビットのメモリセルが、それらのビット線� �直列に接続されるように配列され、その両� �に各々1つのデータ入出力用の選択ゲートを� ��する電界効果型トランジスタ(Field Effect Tra nsistor:FET)が直列に接続されるような回路を有 する。即ち、第1の選択ゲート40、8ビットに� �応した8個のフローティングゲート41乃至48、 及び第2の選択ゲート49が、ビットライン39に� ��列に接続される。このようなNAND型フラッシ ュメモリの構造において、両端の選択ゲート 40、49に対応するFETのゲート長をメモリセル� �ゲート長より大きくするような場合に、FET� �のマスクを新規に製作する必要がなく、製� �コストを低減することができる。

 また、本実施の形態では、ステップS118乃 至ステップS122の工程は全てドライプロセス� �行うことができるため、同一のチャンバ内� �ガス種を変えるだけで一括して行うような� �造方法を行うことも可能である。ステップS1 18乃至ステップS122の工程を一括して行うこと により、従来に比べて工程の簡略化と製造コ ストの低減を図ることができ、生産性の向上 を図ることができる。

 なお、本実施の形態では、ステップS115のSiO ₂ 膜の成膜工程は、低温MLDによって行うが、上 層部を保護膜114で保護された有機膜113よりな る芯部125にダメージを与えることなくSiO ₂ 膜116を成膜することができるのであれば、上 記の方法に限定されるものではなく、CVD、RF( Radio Frequency)マグネトロンスパッタ、電子線� ��着、等公知の成膜方法を用いることも可能� ��ある。

 また、本実施の形態では、芯部と側壁部と� ��構成される第1のパターンを形成する第1パ� �ーン形成工程が、第2のフォトレジスト膜よ� ��なる第3のパターンを形成する第3パターン� �成工程と、第3のパターンに基づいて芯部の� ��ターンを形成する芯部パターン形成工程と� ��SiO ₂ 膜を成膜する成膜工程を含むが、第1のパタ� �ンを構成する芯部の上層部が、芯部の有機� �を保護する保護膜の機能を有するのであれ� �、本実施の形態の態様に限定されるもので� �なく、種々の変形が可能である。

 更に、本実施の形態では、芯部パターン� ��成工程において、第2のフォトレジスト膜よ りなる第3のパターンのトリミングを行わず� �第3のパターンのライン幅と略等しいライン� ��を有する芯部を用いて第1のパターンを形成 することも可能である。

 また、本実施の形態では、有機膜113よりな� ��芯部125のパターンを形成する際に有機膜113� ��表面を保護する機能を有する保護膜114を用� ��るが、ステップS117を含むフォトレジスト被 覆工程において、第1のパターン121の一部の� �定のパターン121aを第1のフォトレジスト膜117 で被覆する際に行うレジスト塗布、露光、現 像等の際に劣化、変質しないような有機膜113 の材質を選択することができれば、保護膜114 を用いなくてもよい。
(第2の実施の形態の第1の変形例)
 次に、図11A乃至図11Lを参照し、本発明の第2 の実施の形態の第1の変形例に係る半導体装� �の製造方法を説明する。

 図11A乃至図11Lは、本変形例に係る半導体� ��置の製造方法の工程を説明するための図で� ��り、各工程における半導体装置の構造を模� ��的に示す断面図である。ただし、以下の文� ��では、先に説明した部分には同一の符号を� ��し、説明を省略する場合がある(以下の変形 例、実施の形態についても同様)。

 本変形例に係る半導体装置の製造方法は� ��第2の被エッチング層が窒化シリコン層であ る点で、第2の実施の形態に係る半導体装置� �製造方法と相違する。

 図11A乃至図11Lを参照するに、第2の実施の 形態において、アモルファスシリコン又はポ リシリコンよりなる第2の被エッチング層112� �用いて行うのと相違し、本変形例において� �、窒化シリコン層(以下SiNという)よりなる第 2の被エッチング層112aを用いて行う。

 本変形例に係る半導体装置の製造方法は� ��第2の実施の形態と同じであり、図9に示さ� �るように、ステップS111乃至ステップS122の工 程を含む。

 始めに、ステップS111を含む準備工程を行 う。図11Aに示されるように、本変形例におい ても、第2の実施の形態と同様に、基板110の� �に、下から順に第1の被エッチング層111、第2 の被エッチング層112a、有機膜113、保護膜114� �形成された基板を用いる。ただし、第2の被� ��ッチング層112aは、第2の実施の形態でアモ� �ファスシリコン又はポリシリコンであるの� �異なり、SiNである。第2の被エッチング層112a の厚さが、例えば20~200nmとすることができる� ��は、第2の実施の形態と同様である。

 第2の被エッチング層112aが、パターン形� �されることにより、その後の種々の加工工� �におけるマスクとして機能することは、第2� ��実施の形態と同じである。SiNは、第2の実施 の形態で用いられるアモルファスシリコン、 ポリシリコンに比べ、隣接する有機膜113や第 1の被エッチング層111とのエッチングの選択� �を向上させることができる。

 ステップS112乃至ステップS116を含む第1パ� ��ーン形成工程は、第2の実施の形態と同一で あり、各々の工程が終わったときの半導体装 置の一部の構造は、図11B乃至図11Fに示される 通りである。

 ただし、ステップS116及び図11Fに示されるよ うな、SiO ₂ 膜116が芯部125の側壁部126として残るようにSiO ₂ 膜116をエッチングする工程においては、SiO ₂ 膜116のエッチングの条件を制御することによ り、第2の被エッチング層112aのエッチング速� ��に対するSiO ₂ 膜116のエッチング速度の比(選択比)を向上さ� ��、側壁部126以外の場所で第2の被エッチング 層112aの表面に到達した時点でエッチングを� �実に停止させることができる。具体的には� �SiO ₂ 膜116のエッチングは、例えば、CF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガス等を用いて行うが、CF系ガスの種類、混 合ガスの種類、流量比、ガス圧、基板温度を 制御することによって、SiO ₂ とSiNとのエッチングの選択比を向上させるこ とができる。その結果、再現性に優れた製造 方法を行うことができる。

 ステップS117を含むフォトレジスト被覆工 程は、第2の実施の形態と同様である。また� �ステップS117の工程が終わった後の半導体基� ��の構造は、図11Gに示される。

 ステップS118を含む保護膜除去工程は、ステ ップS116で行うSiO ₂ 膜をエッチングする工程と同様に、プロセス 条件を変更することによってSiO ₂ とSiNとのエッチングの選択比を高くし、一部 露出された第2の被エッチング層112aをエッチ� ��グすることなく芯部125の保護膜114だけを除� ��することが可能である。また、ステップS118 の工程が終わった後の半導体基板の構造は、 図11Hに示される。

 ステップS119を含む第2パターン形成工程� �、第2の実施の形態と同様である。また、ス� ��ップS119の工程が終わった後の半導体基板の 構造は、図11Iに示される。

 次に、ステップS120乃至ステップS122を含� �被エッチング層エッチング工程を行う。ス� �ップS120乃至ステップS122の各々の工程が終わ ったときの半導体装置の一部の構造は、図11J 乃至図11Lに示される通りである。

 ステップS120は、第2のパターン122及び第1� ��パターン121aをマスクとし、第2の被エッチ� �グ層112aをエッチングする工程であるのは、� ��2の実施の形態と同様である。

 本変形例では、エッチングの条件を制御す� ��ことにより、SiNよりなる第2の被エッチング 層112aのエッチング速度のTEOSよりなる第1の被 エッチング層111のエッチング速度との比(選� �比)を向上させ、エッチングが第1の被エッチ ング層111の表面に到達した時点で確実にエッ チングを停止させることができる。具体的に は、第2の被エッチング層112aのエッチングは� ��例えば、CF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガス等を用いて行うが、CF系ガスの種類、混 合ガスの種類、流量比、ガス圧、基板温度を 制御することによって、SiNとSiO ₂ との間のエッチングの選択比を向上させるこ とができる。その結果、再現性に優れた製造 方法を行うことができる。

 ステップS121は、第2のパターン122及び第1� ��パターン121aをマスクとし、第1の被エッチ� �グ層111をエッチングする工程であるのは、� �2の実施の形態と同様である。

 本変形例では、エッチングの条件を制御す� ��ことにより、TEOSよりなる第1の被エッチン� �層111のSiNよりなる第2の被エッチング層112aに 対するエッチングの選択比を向上させ、第1� �被エッチング層111をエッチングする間に第2� ��被エッチング層112aよりなるパターンをエッ チングすることなく、マスクの形状を正確に 被エッチング層111に転写することができる。 具体的には、TEOSよりなる第1の被エッチング� ��111のエッチングは、例えば、CF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガス等を用いて行うが、CF系ガスの種類、混 合ガスの種類、流量比、ガス圧、基板温度を 制御することによって、SiNのSiO ₂ に対する選択比を向上させることができる。 その結果、再現性に優れた製造方法を行うこ とができる。

 ステップS122を含む第2パターン形成工程� �、第2の実施の形態と同様である。また、ス� ��ップS122の工程が終わった後の半導体基板の 構造は、図11Lに示される。

 以上、本変形例に係る半導体装置の製造� ��法によれば、第2の被エッチング層112aをア� �ルファスシリコン又はポリシリコンからSiN� �代えることにより、隣接する有機膜113や第1� ��被エッチング層111とのエッチングの選択比� ��向上させることができ、再現性に優れた半� ��体装置を低コストで製造することができる� ��

 なお、SiNとして、SiとNとの組成比は、特に� ��定されるものではなく、例えばSi ₃ N ₄ を用いることができる。また、SiNの代わりに SiON(酸窒化シリコン)を用いることもできる。
(第2の実施の形態の第2の変形例)
 次に、図12A乃至図12Lを参照し、本発明の第2 の実施の形態の第2の変形例に係る半導体装� �の製造方法を説明する。

 図12A乃至図12Lは、本変形例に係る半導体� ��置の製造方法の工程を説明するための図で� ��り、各工程における半導体装置の構造を模� ��的に示す断面図である。

 本変形例に係る半導体装置の製造方法は� ��第1の被エッチング層が窒化シリコン層であ る点で、第2の実施の形態に係る半導体装置� �製造方法と相違する。

 図12A乃至図12Lを参照するに、第2の実施の 形態において、TEOSよりなる第1の被エッチン� ��層111を用いて行うのと相違し、本変形例に� ��いては、SiNよりなる第1の被エッチング層111 bを用いて行う。

 本変形例に係る半導体装置の製造方法は� ��第2の実施の形態と同じであり、図9に示さ� �るように、ステップS111乃至ステップS122の工 程を含む。

 始めに、ステップS111を含む準備工程を行 う。図12Aに示されるように、本変形例におい ても、第2の実施の形態と同様に、基板110の� �に、下から順に第1の被エッチング層111b、第 2の被エッチング層112、有機膜113、保護膜114� �形成された基板を用いる。ただし、第1の被� ��ッチング層111bは、第2の実施の形態でTEOSで� ��るのと異なり、SiNである。第1の被エッチン グ層111bの厚さが、例えば20~200nmとすることが できるのは、第2の実施の形態と同様である� �

 第1の被エッチング層111bが、パターン形� �されることにより、その後の種々の加工工� �におけるマスクとして機能することは、第2� ��実施の形態と同じである。SiNは、第2の実施 の形態で用いられるTEOSに比べ、隣接する第2� ��被エッチング層112とのエッチングの選択比� ��向上させることができる。

 ステップS112乃至ステップS119の工程を含� �第1パターン形成工程、フォトレジスト被覆� ��程及び保護膜除去工程は、第2の実施の形態 と同一であり、各々の工程が終わったときの 半導体装置の一部の構造は、図12B乃至図12Iに 示される通りである。

 次に、ステップS120乃至ステップS122を含� �被エッチング層エッチング工程を行う。ス� �ップS120乃至ステップS122の各々の工程が終わ ったときの半導体装置の一部の構造は、図12J 乃至図12Lに示される通りである。

 ステップS120は、第2のパターン122及び第1� ��パターン121aよりなる第5のパターン128をマ� �クとし、第2の被エッチング層112をエッチン� ��する工程であるのは、第2の実施の形態と同 様である。

 本変形例では、エッチングの条件を制御す� ��ことにより、ポリシリコン又はアモルファ� ��シリコンよりなる第2の被エッチング層112の エッチング速度とSiNよりなる第1の被エッチ� �グ層111bのエッチング速度の選択比を向上さ� ��、エッチングが第1の被エッチング層111bの� �面に到達した時点で確実にエッチングを停� �させることができる。具体的には、アモル� �ァスシリコン又はポリシリコンよりなる第2� ��被エッチング層112のエッチングは、例えば� ��Cl ₂ 、Cl ₂ +HBr、Cl ₂ +O ₂ 、CF ₄ +O ₂ 、SF ₆ 、Cl ₂ +N ₂ 、Cl ₂ +HCl、HBr+Cl ₂ +SF ₆ 等のガスを用いて行うが、ガスの種類、流量 、ガス圧、基板温度を制御することによって 、アモルファスシリコン又はポリシリコンと SiNとの間のエッチングの選択比を向上させる ことができる。その結果、再現性に優れた製 造方法を行うことができる。

 ステップS121は、第2のパターン122及び第1� ��パターン121aよりなる第6のパターン129をマ� �クとし、第1の被エッチング層111bをエッチン グする工程であるのは、第2の実施の形態と� �様である。

 本変形例では、エッチングの条件を制御す� ��ことにより、SiNよりなる第1の被エッチング 層111bのアモルファスシリコン又はポリシリ� �ンよりなる第2の被エッチング層112に対する� ��ッチングの選択比を向上させ、第1の被エッ チング層111bをエッチングする間に第2の被エ� ��チング層112よりなるパターンをエッチング� ��ることなく、マスクの形状を正確に第1の被 エッチング層111bに転写することができる。� �体的には、SiNよりなる第1の被エッチング層1 11bのエッチングは、例えば、CF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガス等を用いて行うが、CF系ガスの種類、混 合ガスの種類、流量比、ガス圧、基板温度を 制御することによって、SiNのアモルファスシ リコン又はポリシリコンに対する選択比を向 上させることができる。その結果、再現性に 優れた製造方法を行うことができる。

 ステップS122は、第2の実施の形態と同様� �ある。また、ステップS122の工程が終わった� ��の半導体基板の構造は、図12Lに示される。

 以上、本変形例に係る半導体装置の製造� ��法によれば、第1の被エッチング層111bをTEOS� ��らSiNに代えることにより、隣接する第2の被 エッチング層112とのエッチングの選択比を向 上させることができ、再現性に優れた半導体 装置を低コストで製造することができる。

 なお、SiNとして、SiとNとの組成比は、特に� ��定されるものではなく、例えばSi ₃ N ₄ を用いることができる。また、SiNの代わりに SiON(酸窒化シリコン)を用いることもできる。
(第2の実施の形態の第3の変形例)
 次に、図13A乃至図13Lを参照し、本発明の第2 の実施の形態の第3の変形例に係る半導体装� �の製造方法を説明する。

 図13A乃至図13Lは、本変形例に係る半導体� ��置の製造方法の工程を説明するための図で� ��り、各工程における半導体装置の構造を模� ��的に示す断面図である。

 本変形例に係る半導体装置の製造方法は� ��偶数パターンと離れた位置に孤立パターン� ��同時に形成する点で、第2の実施の形態に係 る半導体装置の製造方法と相違する。

 図13A乃至図13Lを参照するに、第2の実施の 形態において、偶数パターンに隣接して奇数 パターンを同時に形成するのと相違し、本変 形例においては、偶数パターンと離れた位置 に孤立パターンを形成する。

 本変形例に係る半導体装置の製造方法は� ��第2の実施の形態と同じであり、図9に示さ� �るように、ステップS111乃至ステップS122の工 程を含む。

 始めに、ステップS111を含む準備工程を行 う。図13Aに示されるように、本変形例におい ても、第2の実施の形態と同様に、基板110の� �に、下から順に第1の被エッチング層111、第2 の被エッチング層112、有機膜113、保護膜114が 形成された基板を用いる。

 次に、ステップS112を行う。即ち、第2の� �ォトレジスト膜115を露光、現像して第2のフ� ��トレジスト膜115の第3のパターン123を形成す る第3パターン形成工程を行う。本変形例で� �、保護膜114の上に第2のフォトレジスト膜115� ��形成し、第3のパターン123の偶数パターンと 離れた場所に孤立パターンが配置されるよう な金属マスクを用いてフォトリソグラフィを 行い、露光、現像を行って、孤立パターンを 有する第3のパターン123を形成する。ステッ� �S112の工程を行った後の半導体装置の構造は� ��図13Bに示される。

 ステップS113乃至ステップS116を含む第1パ� ��ーン形成工程は、第2の実施の形態と同一で あり、各々の工程が終わったときの半導体装 置の一部の構造は、図13C乃至図13Fに示される 通りである。

 次に、ステップS117のフォトレジスト被覆 工程を行う。即ち、孤立パターンを第1のフ� �トレジスト膜117で被覆する。第1のフォトレ� ��スト膜117の材質や厚みは、第2の実施の形態 と同様にすることができる。ただし、本変形 例における第1のフォトレジスト膜117を露光� �る際の金属マスクは、第2の実施の形態と異� ��り、孤立パターンの部分を第1のフォトレジ スト膜117が被覆するようなパターンを有する 。また、この金属マスクは、第1のパターン� �形成するための金属マスクに比べるとさほ� �精度を要しないため、金属マスク製作のた� �の費用を抑えることができるのは、第2の実� ��の形態と同様である。ステップS117の工程を 行った後の半導体装置の構造は図13Gに示され る。

 その後、ステップS118乃至ステップS122を含� �保護膜除去工程、第2パターン形成工程及び� ��エッチング層エッチング工程は、第2の実施 の形態と同一であり、各々の工程が終わった ときの半導体装置の一部の構造は、図13H乃至 図13Lに示される通りである。その結果、第1� �被エッチング層111及び第2の被エッチング層1 12よりなり、ライン幅L102、スペース幅S102を� �する偶数パターンから離れた位置にライン� �L101の孤立パターンを有するようなパターン� ��一括で形成することができる。
(第2の実施の形態の第4の変形例)
 次に、図14A乃至図14Lを参照し、本発明の第2 の実施の形態の第4の変形例に係る半導体装� �の製造方法を説明する。

 図14A乃至図14Lは、本変形例に係る半導体� ��置の製造方法の工程を説明するための図で� ��り、各工程における半導体装置の構造を模� ��的に示す断面図である。

 本変形例に係る半導体装置の製造方法は� ��偶数パターンに隣接した位置に奇数パター� ��を同時に形成すると共に、偶数パターンと� ��れた位置にも孤立パターンを同時に形成す� ��点で、第2の実施の形態に係る半導体装置の 製造方法と相違する。

 図14A乃至図14Lを参照するに、第2の実施の 形態において、偶数パターンに隣接して奇数 パターンを同時に形成するのと相違し、本変 形例においては、偶数パターンに隣接した位 置に奇数パターンを同時に形成するのと共に 、偶数パターンと離れた位置に孤立パターン を形成する。

 本変形例に係る半導体装置の製造方法は� ��第2の実施の形態と同じであり、図9に示さ� �るように、ステップS111乃至ステップS122の工 程を含む。

 始めに、ステップS111を含む準備工程を行 う。図14Aに示されるように、本変形例におい ても、第2の実施の形態と同様に、基板110の� �に、下から順に第1の被エッチング層111、第2 の被エッチング層112、有機膜113、保護膜114が 形成された基板を用いる。

 次に、ステップS112を行う。即ち、第2の� �ォトレジスト膜115を露光、現像して第2のフ� ��トレジスト膜115の第3のパターン123を形成す る第3パターン形成工程を行う。本変形例で� �、第2の実施の形態の第3の変形例と同様に、 保護膜114の上に第2のフォトレジスト膜115を� �成し、第3のパターン123の偶数パターンと離� ��た場所に孤立パターン123dを形成する部分が あるような金属マスクを用いてフォトリソグ ラフィを行い、露光、現像を行って、孤立パ ターン123dを有する第3のパターン123を形成す� ��。ステップS112の工程を行った後の半導体装 置の構造は、図14Bに示される。

 次に行うステップS113乃至ステップS116を� �む第1パターン形成工程は、第2の実施の形態 と同一であり、各々の工程を行った後の半導 体装置の構造は、図14C乃至図14Fに示される。

 次に、ステップS117のフォトレジスト被覆 工程を行う。即ち、孤立パターン121aを第1の� ��ォトレジスト膜117で被覆する。第1のフォト レジスト膜117の材質や厚みは、第2の実施の� �態と同様にすることができる。ただし、本� �形例における第1のフォトレジスト膜117を露� ��する際の金属マスクは、第2の実施の形態と も第2の実施の形態の第3の変形例とも異なり� ��現像を行ったときに孤立パターン121aの部分 及び偶数パターンの端の1つのパターンを第1� ��フォトレジスト膜117で被覆するようなパタ� ��ンを有する。また、この金属マスクは、第1 のパターン121を形成するための金属マスクに 比べるとさほど精度を要しないため、金属マ スク製作のための費用を抑えることができる のは、第2の実施の形態と同様である。ステ� �プS117の工程を行った後の半導体装置の構造� ��図14Gに示される。

 その後、ステップS118乃至ステップS122を含� �保護膜除去工程、第2パターン形成工程及び� ��エッチング層エッチング工程は、第2の実施 の形態と同一であり、各々の工程を行った後 の半導体装置の構造は、図14H乃至図14Lに示さ れる通りである。その結果、第1の被エッチ� �グ層111及び第2の被エッチング層112よりなり� ��ライン幅L102、スペース幅S102を有する偶数� �ターンに隣接した位置にライン幅L101の奇数� ��ターンを有し、且つ、偶数パターンから離� ��た位置にもライン幅L101の孤立パターンを有 するようなパターンを一括で形成することが できる。
(第2の実施の形態の第5の変形例)
 次に、図15A乃至図15Lを参照し、本発明の第2 の実施の形態の第5の変形例に係る半導体装� �の製造方法を説明する。

 図15A乃至図15Lは、本変形例に係る半導体� ��置の製造方法の工程を説明するための図で� ��り、各工程における半導体装置の構造を模� ��的に示す断面図である。

 本変形例に係る半導体装置の製造方法は� ��芯部及び側壁部で構成される第1のパターン を形成するときに、その後第1のフォトレジ� �ト膜で被覆される第1のパターンにおける芯� ��のライン幅が第1のフォトレジスト膜で被覆 されない第1のパターンにおける芯部のライ� �幅よりも細い点で、第2の実施の形態の第3の 変形例に係る半導体装置の製造方法と相違す る。

 図15A乃至図15Lを参照するに、第2の実施の 形態の第3の変形例において、第1のフォトレ� ��スト膜で被覆される第1のパターンにおける 芯部のライン幅は、第1のフォトレジスト膜� �被覆されない第1のパターンにおける芯部の� ��イン幅と同じであるのと相違し、本変形例� ��おいては、第1のフォトレジスト膜117で被覆 される第1のパターン121aにおける芯部125のラ� ��ン幅L141は、第1のフォトレジスト膜117で被� �されない第1のパターン121における芯部125の� ��イン幅L104より細い。

 本変形例に係る半導体装置の製造方法は� ��第2の実施の形態の第3の変形例と同様であ� �、図9に示されるように、ステップS111乃至ス テップS122の工程を含む。

 始めに、ステップS111を含む準備工程を行 う。図15Aに示されるように、本変形例におい ても、第2の実施の形態と同様に、基板110の� �に、下から順に第1の被エッチング層111、第2 の被エッチング層112、有機膜113、保護膜114が 形成された基板を用いる。

 次に、ステップS112を行う。即ち、第2の� �ォトレジスト膜115を露光、現像して第2のフ� ��トレジスト膜115の第3のパターン123を形成す る第3パターン形成工程を行う。本変形例で� �、第2の実施の形態の第3の変形例と同様に、 保護膜114の上に第2のフォトレジスト膜115を� �成し、第3のパターン123の偶数パターンと離� ��た場所に、第3のパターン123の偶数パターン よりもライン幅の細い孤立パターン123eを有� �る金属マスクを用いてフォトリソグラフィ� �行い、露光、現像を行って、孤立パターン12 3eを有する第3のパターン123を形成する。ステ ップS112の工程を行った後の半導体装置の構� �は、図15Bに示される。本変形例では、偶数� �ターンに対応する第3のパターン123の幅L103を 、例えば60nmとすることができ、孤立パター� �123eの幅L131を、L103より20nm細い40nmとすること ができる。

 次に、ステップS113を行う。即ち、第2の� �ォトレジスト膜115の第3のパターン123をトリ� ��ングし、トリミングされた第2のフォトレジ スト膜115をマスクとして保護膜114をエッチン グする工程を行う。本変形例では、第2のフ� �トレジスト膜115の第3のパターン123を左右両� ��より15nmずつエッチングしてトリミングする ことができる。その結果、偶数本のラインパ ターン124に対応するライン幅であるL104を30nm� ��トリミングすることができ、孤立パターン1 24eに対応するライン幅であるL141を10nmにトリ� ��ングすることができる。ステップS113の工程 が終わったときの半導体装置の一部の構造は 、図15Cに示されるとおりである。

 次に行うステップS114乃至ステップS116を� �む第1パターン形成工程は、第2の実施の形態 と同一であり、各々の工程が終わったときの 半導体装置の一部の構造は、図15D乃至図15Fに 示される通りである。

 更に、ステップS117乃至ステップS122を含� �フォトレジスト被覆工程、保護膜除去工程� �第2パターン形成工程及び被エッチング層エ� ��チング工程は、第2の実施の形態の第3の変� �例と同一であり、各々の工程が終わったと� �の半導体装置の一部の構造は、図15G乃至図15 Lに示される通りである。その結果、第1の被� ��ッチング層111及び第2の被エッチング層112よ りなり、偶数パターン122から離れた位置に孤 立パターン121eを有するようなパターンを一� �で形成することができる。偶数パターン122� �ライン幅L102、スペース幅S102は、第2の実施� �形態の第3の変形例と同様に、例えば共に30nm とすることができる。一方、第2の実施の形� �の第3の変形例に比べ、最初の第2のフォトレ ジスト膜115の第3のパターン123の孤立パター� �123eのライン幅L131が、第3のパターン123の偶� �パターンのライン幅L103の60nmに比べ20nm細い40 nmであるため、孤立パターン121eのライン幅L11 1は、第2の実施の形態の第3の変形例における 90nmより20nm細い70nmとすることができる。

 なお、第2のフォトレジスト膜115よりなる第 3のパターン123を形成する際に、孤立パター� �123eのライン幅を第3のパターン123の偶数本の パターンのライン幅と異なる任意の幅とする ことにより、第1の被エッチング層111及び第2� ��被エッチング層112よりなる孤立パターンの� ��スクの幅を任意の幅にすることが可能であ� ��。
(第2の実施の形態の第6の変形例)
 次に、図16乃至図17Lを参照し、本発明の第2� ��実施の形態の第6の変形例に係る半導体装置 の製造方法を説明する。

 図16は、本変形例に係る半導体装置の製� �方法の各工程の手順を説明するための工程� �である。また、図17A乃至図17Lは、本変形例� �係る半導体装置の製造方法の工程を説明す� �ための図であり、各工程における半導体装� �の構造を模式的に示す断面図である。また� �図16のステップS131乃至ステップS142の工程の� ��々の工程が行われた後の半導体装置の構造� ��、図17A乃至図17Lの各々の断面図で示される� ��造に対応する。

 本変形例に係る半導体装置の製造方法は� ��第2の実施の形態における工程の順序を一部 変更したものであり、第3のパターン123を形� �する第2のフォトレジスト膜115をトリミング� ��ずに芯部125aのパターンまで形成した後に、 芯部125aのパターンをトリミングする点で、� �2の実施の形態に係る半導体装置の製造方法� ��相違する。

 図16を参照するに、第2の実施の形態にお� ��て、ステップS113において第3のパターンを� �成する第2のフォトレジスト膜をトリミング� ��、ステップS114において保護膜及び有機膜を トリミングするのと相違し、本変形例におい ては、ステップS133において保護膜及び有機� �をエッチングし、ステップS134において有機� ��をトリミングする。

 本変形例に係る半導体装置の製造方法は� ��図16に示されるように、基板準備工程と、� �1パターン形成工程と、フォトレジスト被覆� ��程と、保護膜除去工程と、第2パターン形成 工程と、被エッチング層エッチング工程とを 含む。基板準備工程は、ステップS131の工程� �含み、第1パターン形成工程は、ステップS132 乃至ステップS136の工程を含み、フォトレジ� �ト被覆工程は、ステップS137の工程を含み、� ��護膜除去工程は、ステップS138の工程を含み 、第2パターン形成工程は、ステップS139の工� ��を含み、被エッチング層エッチング工程は� ��ステップS140乃至ステップS142の工程を含む� �

 始めに、ステップS131を含む準備工程を行 う。ステップS131は、被エッチング層の上に� �機膜を介して保護膜が形成された基板を用� �する工程であり、第2の実施の形態における� ��テップS111と同様の工程である。図17Aは、ス テップS131の工程が行われた後の半導体装置� �構造を示す断面図である。

 ステップS131では、図17Aに示されるように 、基板110の上に、下から順に第1の被エッチ� �グ層111、第2の被エッチング層112、有機膜113� ��保護膜114が形成された基板を準備する。第2 の被エッチング層112として、例えばアモルフ ァスシリコン、ポリシリコンを用いることが できる。有機膜113として、例えば化学気相法 (CVD:Chemical Vapor Deposition)により成膜されたア モルファスカーボン、スピンオンにより成膜 されたポリフェノールやi線レジスト等のフ� �トレジストを含む広範な有機系の材料を用� �ることができる。保護膜114として、例えば� �機材料よりなる反射防止膜であるSOG膜(又はS iON膜、又はLTO膜とBARCの複合膜)を用いること� ��できる。

 次に、ステップS132乃至ステップS136を含� �第1パターン形成工程を行う。

 ステップS132は、第2のフォトレジスト膜11 5を成膜し、成膜された第2のフォトレジスト� ��115を露光、現像して、図17Bに示されるよう� ��、第2のフォトレジスト膜115よりなり、ライ ン幅L103及びスペース幅S103を有する第3のパタ ーン123を形成する第3パターン形成工程であ� �、第2の実施の形態のステップS112と同様の工 程である。

 ステップS133は、第2のフォトレジスト膜11 5よりなる第3のパターン123をマスクとして、S OG膜(又はSiON膜、又はLTO膜とBARC膜の複合膜)よ りなる保護膜114、及び有機膜113をエッチング する。図17Cは、ステップS133の工程が行われ� �後の半導体装置の構造を示す断面図である� �

 ステップS133において、始めに、第3のパタ� �ン123をマスクとして、保護膜114のエッチン� �を行う。保護膜114のエッチングは、例えばCF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガス等を用いて行うことができる。

 ステップS133において、次に、第3のパタ� �ン123の形状が転写された保護膜114aをマスク� ��して、例えば、酸素ガス又は窒素ガス等の� ��ラズマを用いて有機膜113を、図17Cに示され� ��ように、プラズマエッチングし、ライン幅L 103及びスペース幅S103を有し、上層部を保護� �114aで保護された有機膜113のパターン125aを形 成する。

 ステップS134は、パターン125aを形成する� �機膜113をトリミングする工程である。また� �図17Dは、ステップS134の工程が行われた後の� ��導体装置の構造を示す断面図である。

 ステップS134において、有機膜113を酸素ガ ス又は窒素ガス等のプラズマを用いてトリミ ングして線幅を細くし、芯部のパターン125b� �形成する。また、図17Dに示されるように、� �リミングされてできる芯部のパターン125bの� ��機膜113におけるライン幅L104は、トリミング を行う前の第3のパターン123のライン幅L103に� ��べ細くなるので、芯部のパターン125bのライ ン幅L104及びスペース幅S104と、第3のパターン 123のライン幅L103及びスペース幅S103との大小� ��係は、L104<L103、S104>S103となる。

 ステップS134におけるトリミングでは、有機 膜113の上層部をマスクとしてのSOG膜(又はSiON� ��、又はLTO膜とBARC膜の複合膜)よりなる保護� �114aによって覆った状態で行うため、有機膜1 13の垂直方向のエッチングが行われず膜厚が� ��少することなく、線幅のみを細くすること� ��でき、かつ、トリミングが垂直に行われる� ��このため、後述するステップS135において、 SiO ₂ 膜116aを垂直に厚く形成することができる。

 なお、ステップS133における有機膜113をエ ッチングする工程と、ステップS134における� �機膜113をトリミングする工程とは、連続し� �行うことができる。

 ステップS135は、芯部125bのパターンが形成� �れた基板の上にSiO ₂ 膜116aを成膜する成膜工程であり、第2の実施� ��形態のステップS115と同様の工程である。ま た、図17Eは、ステップS135の工程が行われた� �の半導体装置の構造を示す断面図である。

 図17Eに示されるように、芯部125bが形成され ている場所及び形成されていない場所を含め 、基板全面にSiO ₂ 膜116aが成膜され、芯部125bの側面にも芯部125b の側面を被覆するようにSiO ₂ 膜116aが成膜される。このときのSiO ₂ 膜116aの厚さをD101とすると、芯部125bのパター ンの側面を被覆するSiO ₂ 膜116aの幅もD101となる。SiO ₂ 膜116aの厚さD101は、特に限定されるものでは� ��く、例えば30nmとすることができる。

 次に、ステップS136を行う。ステップS136は� �SiO ₂ 膜116aが芯部125bの側壁部126aとしてのみ残るよ うにエッチングするエッチング工程である。 また、図17Fは、ステップS136の工程が行われ� �後の半導体装置の構造を示す断面図である� �

 ステップS136において、SiO ₂ 膜116a及びSOG膜(又はSiON膜、又はLTO膜とBARCの� �合膜)よりなる保護膜114aをエッチングし、SiO ₂ 膜116aを有機膜113よりなる芯部125bの側壁部126a にのみ残し、芯部125bと側壁部126aよりなる第1 のパターン121bを形成する。また、図17Fに示� �ように、芯部125bの上層部を保護する保護膜1 14aが残されるようにしてもよい。ステップS13 6におけるエッチングは、例えば、例えばCF ₄ 、C ₄ F ₈ 、CHF ₃ 、CH ₃ F、CH ₂ F ₂ 等のCF系ガスと、Arガス等の混合ガス、また� �この混合ガスに必要に応じて酸素を添加し� �ガス等を用いて行うことができる。第1のパ� ��ーン121bのライン幅をL101、スペース幅をS101� ��すると、芯部125bのライン幅L104が30nm、側壁� ��126aの厚さD101が30nmである場合、L101=L104+D101× 2、S101=L104+S104-L101であるため、L101を90nm、S101� ��30nmとすることができる。

 本変形例では、有機膜113の上にSOG膜(又はSiO N膜、又はLTO膜とBARCの複合膜)よりなる保護膜 114aが形成された状態で、SiO ₂ 膜116aの成膜及びSiO ₂ 膜116a及びSOG膜(又はSiON膜、又はLTO膜とBARCの� �合膜)よりなる保護膜114aのエッチングを行う ので、残ったSiO ₂ 膜116aよりなる側壁部126aを垂直に形成するこ� ��ができる。

 以後、ステップS137からステップS142の工� �は、それぞれ第2の実施の形態におけるステ� ��プS117からステップS122と同様の工程である� �

 図17Gに示すように、ステップS137を含むフ ォトレジスト被覆工程を行って、第1のパタ� �ン121bの所定のパターン121cを第1のフォトレ� �スト膜117で被覆する。

 次に、図17Hに示すように、ステップS138を 含む保護膜除去工程を行って、芯部125bの上� �部を保護する保護膜114aをエッチングする。

 次に、図17Iに示すように、ステップS139を 含む第2パターン形成工程を行って、芯部125b� ��有機膜113を除去することによって残った側� ��部126aで構成される第2のパターン122aを形成� ��る。第1のフォトレジスト膜117に被覆されな い第1のパターン121bにおいて、芯部125bの有機 膜113が除去されて側壁部126aのみが残り、ラ� �ン幅がD101、スペース幅がL104及びS101が交互� �現れるようなパターンである第2のパターン1 22aが形成される。本変形例では、芯部125bの� �イン幅L104と第1のパターン121bのスペース幅S1 01とを等しくすることにより、スペース幅はL 104及びS101に等しいS102となる。また、D101に等 しいライン幅をあらためてL102とする。

 次に、図17Jに示すように、ステップS140の 工程を行い、第2のパターン122a及び第1のパタ ーン121cをマスクとし、有機膜113の下層であ� �第2の被エッチング層112をエッチングし、上� ��部として側壁部126aを有する第2の被エッチ� �グ層112よりなり、第2のパターン122a及び第1� �パターン121cと同一の形状を有する第5のパタ ーン128aを形成する。

 次に、図17Kに示すように、ステップS141の 工程を行い、第5のパターン128aをマスクとし� ��第1の被エッチング層111をエッチングし、第 1の被エッチング層111及び第2の被エッチング� ��112よりなる第6のパターン129aを形成する。� �の結果、ライン幅L102、スペース幅S102を有す る偶数パターンである第2のパターン122aと、� ��イン幅L101を有する奇数パターンである第1� �パターン121cとを同時に形成することができ� ��。

 最後に、図17Lに示すように、ステップS142の 工程を行い、ステップS141で除去されなかっ� �有機膜113を除去する。
(第3の実施の形態)
 次に、図18を参照し、本発明の第3の実施の� ��態に係る半導体装置の製造方法を実施する� ��めの半導体装置の製造装置を説明する。

 図18は、本実施の形態に係る半導体装置� �製造方法を実施するための半導体装置の製� �装置の構成の一例を模式的に示す上面図で� �る。

 半導体装置の製造装置100の中央部分には� ��真空搬送チャンバ50が設けられ、真空搬送� �ャンバ50に沿って、その周囲には、複数(本� �施の形態では6個)の処理チャンバ51~56が設け� ��れる。これらの処理チャンバ51、52、53、54� �55、56は、内部でプラズマエッチング及び低� ��MLDを行うものである。

 真空搬送チャンバ50の手前側(図中下側)に は、2つのロードロックチャンバ57が設けられ 、これらのロードロックチャンバ57のさらに� ��前側(図中下側)には、大気中で基板(本実施� ��形態では半導体ウェハW)を搬送するための� �送チャンバ58が設けられる。また、搬送チャ ンバ58のさらに手前側(図中下側)には、複数� �の半導体ウェハWを収容可能とされた基板収� ��ケース(カセット又はフープ)が配置される� �置部59が複数設けられ、搬送チャンバ58の側� ��(図中左側)には、オリエンテーションフラ� �ト或いはノッチにより半導体ウェハWの位置� ��検出するオリエンタ60が設けられる。

 ロードロックチャンバ57と搬送チャンバ58 との間、ロードロックチャンバ57と真空搬送� ��ャンバ50との間、真空搬送チャンバ50と処理 チャンバ51~56との間には、夫々ゲートバルブ6 2が設けられ、これらの間を気密に閉塞及び� �放できる。また、真空搬送チャンバ50内には 真空搬送機構70が設けられる。この真空搬送� ��構70は、第1のピック71と第2のピック72を具� �し、これらによって2枚の半導体ウェハWを支 持可能に構成され、各処理チャンバ51~56、ロ� ��ドロック室57に、半導体ウェハWを搬入、搬� ��できる構成される。

 また、搬送チャンバ58内には、大気搬送� �構80が設けられる。大気搬送機構80は、第1の ピック81と第2のピック82とを具備し、第1のピ ック81及び第2のピック82によって2枚の半導体 ウェハWを支持可能に構成される。大気搬送� �構80は、載置部59に載置された各カセット又� ��フープ、ロードロック室57、オリエンタ60に 半導体ウェハWを搬入、搬出できるよう構成� �れる。

 上記構成の半導体装置の製造装置100は、� ��御部90によって、その動作が統括的に制御� �れる。この制御部90には、CPUを備え半導体装 置の製造装置100の各部を制御するプロセスコ ントローラ91と、ユーザインターフェース部9 2と、記憶部93とが設けられる。

 ユーザインターフェース部92は、工程管� �者が半導体装置の製造装置100を管理するた� �にコマンドの入力操作を行うキーボードや� �半導体装置の製造装置100の稼働状況を可視� �して表示するディスプレイ等から構成され� �。

 記憶部93には、半導体装置の製造装置100� �実行される各種処理をプロセスコントロー� �91の制御にて実現するための制御プログラム (ソフトウェア)や処理条件データ等が記憶さ� ��たレシピが格納される。必要に応じ、ユー� ��インターフェース部92からの指示等にて任� �のレシピを記憶部93から呼び出してプロセス コントローラ91に実行させることで、プロセ� ��コントローラ91の制御下で、半導体装置の� �造装置100での所望の処理が行われる。また� �制御プログラムや処理条件データ等のレシ� �は、コンピュータで読み取り可能なプログ� �ム記録媒体(例えば、ハードディスク、CD、� �レキシブルディスク、半導体メモリ等)など� ��格納された状態のものを利用したり、或い� ��、他の装置から、例えば専用回線を介して� ��時伝送させてオンラインで利用したりする� ��とも可能である。

 上記構成の半導体装置の製造装置100を用� ��て、第1の実施の形態、第1の実施の形態の� �1乃至第5の変形例、第2の実施の形態及び第2� ��実施の形態の第1乃至第6の変形例に示した� �連の工程を実施することができる。なお、� �ォトレジスト被覆工程及び成膜工程につい� �は、一旦半導体ウェハWを上記の半導体装置� ��製造装置100から搬出して他の装置によって� ��ってもよい。

 以上、本発明の好ましい実施の形態につ� ��て記述したが、本発明はかかる特定の実施� ��形態に限定されるものではなく、特許請求� ��範囲内に記載された本発明の要旨の範囲内� ��おいて、種々の変形・変更が可能である。

 本出願は、2008年6月13日に日本国特許庁へ 出願された特許出願第2008-155844号に関連する� ��題、及び2008年6月13日に日本国特許庁へ出願 された特許出願第2008-155845号に関連する主題� ��包含し、それらの内容のすべてをここに援� ��する。