Title:
A system, a device, and a method of jumping using a mask register
Document Type and Number:
Japanese Patent JP5947879
Kind Code:
B2
Abstract:
Embodiments of systems, apparatuses, and methods for performing a jump instruction in a computer processor are described. In some embodiments, the execution of a blend instruction causes a conditional jump to an address of a target instruction when all of bits of a writemask are zero, wherein the address of the target instruction is calculated using an instruction pointer of the instruction and the relative offset.
More Like This:
Inventors:
San Adrian, Jesus Corbel
Thor, Bullet
Valentine, Robert Sea.
Gilkar, Milind Barbrao
Forsyth, Andrew Thomas
Chrysos, George Zet.
Grochovsky, Edward Thomas
Bradford, Dennis
Woo, Lisa Kei.
Urd-Ahmed-Val, El Mustafa
Thor, Bullet
Valentine, Robert Sea.
Gilkar, Milind Barbrao
Forsyth, Andrew Thomas
Chrysos, George Zet.
Grochovsky, Edward Thomas
Bradford, Dennis
Woo, Lisa Kei.
Urd-Ahmed-Val, El Mustafa
Application Number:
JP2014502547A
Publication Date:
July 06, 2016
Filing Date:
December 12, 2011
Export Citation:
Assignee:
INTEL CORPORATION
International Classes:
G06F9/32; G06F15/80
Domestic Patent References:
| JP5274143A | ||||
| JP57101938A |
Foreign References:
| US20110153990 |
Other References:
インテル株式会社,インテル・アーキテクチャ・ソフトウェア・ディベロッパーズ・マニュアル 中巻 命令セット・リファレンス,日本,CQ出版株式会社,1997年,3-242頁~3-244頁
インテル(R) エクステンデッド・メモリ64 テクノロジ・ソフトウェア・デベロッパーズ・ガイド 第1巻,[OnLine],日本,インテル株式会社,2005年,1-5頁,[平成26年9月24日検索]インターネットURL:http://www.intel.co.jp/content/dam/www/public/ijkk/jp/ja/documents/developer/EM64T_VOL1_30083402_i.pdf
インテル(R) エクステンデッド・メモリ64 テクノロジ・ソフトウェア・デベロッパーズ・ガイド 第1巻,[OnLine],日本,インテル株式会社,2005年,1-5頁,[平成26年9月24日検索]インターネットURL:http://www.intel.co.jp/content/dam/www/public/ijkk/jp/ja/documents/developer/EM64T_VOL1_30083402_i.pdf
Attorney, Agent or Firm:
Longhua International Patent Service Corporation