Ein derartiges sogenanntes ESD-Schutzelement ist aus der EP 0 414 934 A1 bekannt.

In einem Chip integrierte Halbleiterschaltungen enthalten Schutzschaltungen zum Schutz der Ein-oder Ausgänge (I/O- Ports) gegen elektrostatische Überspannungen und dadurch ver- ursachte elektrostatische Entladungen (Electrostatic Dischar- ge (ESD)). Diese sogenannten ESD-Schutzelemente sind zwischen dem Eingangspad einer integrierten Halbleiterschaltung und dem zu schützenden Eingangs-oder Ausgangsanschluß ange- schlossen und sorgen somit dafür, daß bei Einkopplung einer parasitären Überspannung das ESD-Schutzelement durchschaltet und der parasitäre Überspannungsimpuls somit an eine der Ver- sorgungsspannungsleiterbahnen abgeleitet wird. Derartige Überspannungsimpulse können im Extremfall zur Zerstörung des Bauteiles führen.

Unter Operationsbedingungen, wie sie z. B. in der Produktspe- zifikation beschrieben sind, dürfen die ESD-Schutzelemente die Funktion der zu schützenden integrierten Halbleiterschal- tungen jedoch nicht beeinträchtigen. Das bedeutet, daß die Durchschaltspannung der ESD-Schutzelemente außerhalb des Si- gnalspannungsbereiches der geschützten Anschlußpads liegen muß. Um eine gute Schutzwirkung entfalten zu können, sollte das ESD-Schutzelement vor dem kritischsten Schaltungspfad durchbrechen. Dies erfordert in der Regel eine exakte Ein- stellung der Durchschaltspannung der jeweiligen ESD- Schutzelemente mit der wesentlichen Randbedingung, daß die

Prozeßführung, die hinsichtlich der Eigenschaften der Bauele- mente der zu schützenden integrierten Halbleiterschaltung op- timiert wurde, durch das Einfügen der ESD-Schutzelemente nicht verändert wird.

Eine weitere wesentliche Randbedingung ergibt sich aus der räumlichen Anordnung der Anschlußpads in unmittelbarer Nahe der zu schützenden integrierten Halbleiterschaltung. Insbe- sondere werden die Anschlußpads wegen des relativ hohen zu treibenden Strom in der Nähe der Ausgangstreiber angeordnet.

Die ESD-Schutzstruktur wird daher häufig an diejenige Versor- gungsleitung angeschlossen, aus der der Ausgangstreiber ver- sorgt wird.

Wesentlich für die Funktionsweise von gattungsgemäßen ESD- Schutzelementen ist die Fähigkeit, kurze Hochstrompulse bis in den Amperebereich ableiten zu können, ohne durch diese Hochstromimpulse geschädigt zu werden. Während des ESD-Pulses werden die Schutzelemente im Durchbruch betrieben. Da die Schutzelemente an allen Versorgungs-und Signalanschlüsse an- zubringen sind, müssen sie möglichst kompakt und platzsparend entworfen werden. Dies erfordert gleichzeitig, daß der abzu- leitende Strom sich möglichst gleichmäßig über die gesamte Durchbruchstrecke verteilt, um so bis zu einer kritischen Stromdichte, die zu einer Schädigung des Schutzelements füh- ren kann (Second-Break-Down), einen möglichst hohen Ge- samtstrom über das Schutzelement und damit eine hohe ESD- Festigkeit zu erzielen.

Insbesondere bei Schutzelementen, die im Durchbruch ein soge- nanntes Snap-Back-Verhalten der Kennlinie aufweisen, wie z. B.

Bipolartransistoren oder Thyristoren, besteht die Gefahr, daß eine Stelle der Durchbruchstrecke bzw. ein Finger einer Mul- tifingerstruktur zündet und den Strom ableitet, ohne daß die übrigen Bereiche der Durchbruchstruktur bzw. die übrigen Fin- ger durchschalten. Durch diesen Effekt werden oftmals die

Schutzelemente und die nachgeschalteten zu schützenden inte- grierten Schaltungen zerstört.

Die Ursache für dieses inhomogene Durchschalten sind mitunter sehr große Potentialunterschiede in der Basiszone der Schutz- elemente. Diese Potentialunterschiede ergeben sich aus dem sehr hohen Schichtwiderstand der Basis und den hohen abzulei- tenden Strömen. Eine Verbesserung läßt sich in der Regel nur durch eine geeignete metallische Verbindung der Basisgebiete untereinander, insbesondere bei Fingerstrukturen, erzielen.

Dazu ist jedoch eine Kontaktierung der Basisgebiete erforder- lich. Dies ist jedoch mit großem Flächenaufwand verbunden.

Zudem wird abhängig von Designvorgaben und Technologieparame- tern der Grad der erzielbaren Homogenisierung sehr unter- schiedlich sein.

Bezüglich weiterer Einzelheiten, Merkmale, deren Vorteile und Wirkungsweise der ESD-Schutzschaltungen wird ausdrücklich auf die Europäische Patentanmeldung EP 0 623 958 A1 sowie auf die eingangs erwähnte EP 0 414 934 Al verwiesen und vollinhalt- lich Bezug genommen ("incorporated by reference").

Ausgehend von diesem Stand der Technik liegt der Erfindung daher die Aufgabe zugrunde, eine ESD-Schutzstruktur der ein- gangs genannten Art bereitzustellen, die eine deutlich ver- besserte Homogenisierung des Stromflusses im Durchbruch auf- weist.

Erfindungsgemäß wird diese Aufgabe durch eine integrierte Halbleiterschaltung mit den Merkmalen des Patentanspruchs 1 gelöst.

Es werden integrierte, vertikale Schalttransistoren als ESD- Schutzelemente genutzt, deren Basis durch integrierte Ansteu- ertransistoren angesteuert werden. Wesentlich ist hier, daß die Stromverstärkung (Basis-Kollektor-Verstärkung) der An- steuertransistoren hinreichend klein ist, um das Zünden des

parasitären Thyristors, der sich aus der Verschaltung der Schalttransitoren und der Ansteuertransistoren ergibt, mit einem unerwünschten Zurückspringen der Hochstromkennlinie auf die Haltespannung zu vermeiden. Durch geeignete Wahl der Ba- sisweiten der Ansteuertransistoren läßt sich vorteilhafter- weise die Durchschaltspannung des ESD-Schutzlements einstel- len.

Erfindungswesentlich ist dabei eine möglichst niederohmig ausgebildete vergrabene Schicht. Der Schichtwiderstand der vergrabenen Schicht definiert einen integrierten Widerstand, der zwischen den Basisanschlüssen der Ansteuertransistoren und den Kollektoranschlüssen der Schalttransistoren angeord- net ist und der eine Homogenisierung des Stromflusses im Durchbruch ermöglicht.

Die vergrabene Schicht ist dabei über eine Anschlußzone, die aus Gründen einer guten Leitfähigkeit möglichst hoch dotiert ist, mit dem Anschlußpad verbunden. Die Anschlußzone defi- niert dabei einen Teilbereich, in dem die Schutzelemente an- geordnet sind. Typischerweise ist der Teilbereich in einer Epitaxieschicht angeordnet. Besonders vorteilhaft ist es, wenn die Anschlußzone als geschlossener Ring um den Teilbe- reich angeordnet ist.

Die Anschlußzonen sind dabei äquidistant durch einen zweiten Abstand von den Basiszonen und/oder von den zweiten Emitter- zonen beabstandet. Der zweite Abstand ist typischerweise aus- reichend groß zu wählen, so daß der parasitäre Bipolartransi- stor im Randbereich der Teilzone nicht durchschaltet.

Ein zweiter integrierter Widerstand, über den die Ansteuer- sensibilität der Ansteuertransistoren einstellbar ist, ist im wesentlichen abhängig von der Dotierungskonzentration in der Anschlußzone. Zusätzlich hängt der zweite Widerstand noch von Kontaktwiderständen der elektrischen Anschlüsse ab.

Typischerweise ist die laterale Querschnittsfläche der ver- grabenen Schicht größer als die laterale Querschnittsfläche der Anschlußzone und des Teilbereichs.

Typischerweise weisen die Emitterzonen eine sehr viel höhere Dotierungskonzentration auf, als die Basiszonen bzw. die Epi- taxieschicht. Die Dotierungskonzentration in der Epitaxie- schicht ist oftmals von der Prozeßführung zur Herstellung der integrierten Schaltung festgelegt.

Die vergrabenen Schicht und die Anschlußzonen sind um den An- forderungen eines sehr hohen Leitwertes Genüge zu leisten, sehr hoch dotiert. Typischerweise weisen diese Zonen eine Do- tierungskonzentration von mehr als 1*1019 cm-3 auf.

Besonders vorteilhaft ist die Erfindung bei Verwendung in ei- nem Halbleiterspeicher oder einem Logikbauteil. Eine weitere vorteilhafte Anwendung findet die Erfindung in der Verwendung in einem Mikrokontroller.

Typischerweise ist die Erfindung in bipolar realisierten Schaltungen integriert. Dabei kann der Schalttransistor ein npn-Bipolartransistor sein und der Ansteuertransistor ein pnp-Bipolartransistor. Besonders vorteilhaft ist es jedoch, wenn die integrierte Halbleiterschaltung sowie das ESD- Schutzelement in CMOS-Technologie hergestellt ist. In diesem Fall ist der Schalttransistor beispielsweise ein n-Kanal MOSFET und der Ansteuertransistor ein p-Kanal MOSFET.

Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegen- stand der Unteransprüche.

Nachfolgend wird die Erfindung anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert.

Es zeigt dabei :

Figur 1 die Schaltungsanordnung einer bekannten integrierten Halbleiterschaltung mit vorgeschaltetem ESD- Schutzelement ; Figur 2 in einem Teilschnitt ein erstes Ausführungsbeispiel einer erfindungsgemäßen ESD-Schutzstruktur in einem Halbleitersystem ; Figur 3 in einem Teilschnitt ein zweites Ausführungsbeispiel einer erfindungsgemäßen ESD-Schutzstruktur ; Figur 4 in einem Teilschnitt ein drittes Ausführungsbeispiel einer erfindungsgemäßen ESD-Schutzstruktur ; Figur 5 eine Draufsicht der in Figur 2 gezeigten Struktur.

In allen Figuren der Zeichnung sind gleiche oder funktions- gleiche Elemente, sofern dies nicht anders angegeben ist, mit gleichen Bezugszeichen versehen.

Figur 1 zeigt eine Schaltungsanordnung einer bekannten inte- grierten Halbleiterschaltung mit vorgeschaltetem ESD- Schutzelement.

In Figur 1 ist mit 1 die integrierte Halbleiterschaltung be- zeichnet. Die integrierte Halbleiterschaltung 1 ist an eine erste Potentialschiene 2 mit einem ersten Versorgungspotenti- al VCC sowie eine zweite Potentialschiene 3 mit einem zweiten Versorgungspotential VSS angeschlossen. Das erste Versor- gungspotential VCC kann beispielsweise die Versorgungsspan- nung sein. Das zweite Versorgungspotential VSS kann wie im vorliegenden Beispiel die Bezugsmasse sein.

Über eine Verbindungsleitung 4 ist die integrierte Halblei- terschaltung 1 mit einem Anschlußpad 5 verbunden. Das An- schlußpad 5 kann sowohl ein Eingangsanschluß zur Einkopplung von Eingangssignalen in die integrierte Halbleiterschaltung 1

sein, als auch ein Ausgangsanschluß zum Auskoppeln von Aus- gangssignalen aus der integrierten Halbleiterschaltung 1.

Derartige Anschlüsse werden auch als I/0-Ports bezeichnet.

Zwischen das Anschlußpad 5 und der integrierten Halbleiter- schaltung 1 ist ein ESD-Schutzelement 6 geschaltet. Außerdem ist das ESD-Schutzelement 6 mit der zweiten Potentialschiene 3 verbunden.

Das ESD-Schutzelement 6 in Figur 1 besteht aus einem ersten Transistor Tl und einem zweiten Transistor T2. Die Transisto- ren T1, T2 sind von unterschiedlichem Typ, d. h. der erste Transistor ist im vorliegenden Beispiel ein npn-Transistor und der zweite Transistor ist ein pnp-Transistor. Deren Ba- sisanschlüsse und Kollektoranschlüsse sind gegenseitig zu ei- ner Thyristorstruktur gekoppelt. Im vorliegenden Beispiel sind die Transistoren T1, T2 bipolar realisiert. Es wäre na- türlich auch denkbar die beiden Transistoren T1, T2 als MOS- FETs, als Sperrschicht-FETs, als Thyristoren oder als IGBTs, die geeignet verschaltet sind, zu realisieren.

Im vorliegenden Beispiel ist das ESD-Schutzelement 6 zwischen der Anschlußleitung 4 und der zweiten Potentialschiene 3 ge- schaltet. Es wäre selbstverständlich auch denkbar, das ESD- Schutzelement zwischen der Verbindungsleitung 4 und der er- sten Potentialschiene bzw. zwischen der Verbindungsleitung 4 und beiden Potentialschienen 2,3 anzuordnen.

Das ESD-Schutzelement 6 soll die integrierte Halbleiterschal- tung 1 vor parasitären, über das Anschlußpad 5 eingekoppelten Störsignalen schützen. Diese parasitären Störsignale werden durch das ESD-Schutzelement 6 an eine der Potentialschienen 2,3 abgeleitet und gelangen somit nicht in die integrierte Halbleiterschaltung 1.

Derartige Störsignale können beispielsweise beim Transport bzw. beim Handling des Halbleiterchips entstehen. Dadurch

kann der Halbleiterchip elektrostatisch aufgeladen werden.

Wird die elektrostatische Ladung in die integrierte Halblei- terschaltung 1 eingekoppelt, kann dies im Extremfall zur Zer- störung der integrierten Halbleiterschaltung 1 führen.

Zur Simulierung einer Störsignaleinkopplung wird typischer- weise das sogenannte Human-Body-Modell (HBM) angewendet. Das Ersatzschaltbild des Human-Body-Modells sieht einen Tiefpaß, bestehend aus einer Kapazität von 100 pF und einem Widerstand von 1,5 KQ vor. Das Human-Body-Modell simuliert ein durch einen Menschen eingekoppeltes Störsignal. Es ist auch denk- bar, andere Modelle wie beispielsweise das sogenannte Char- ged-Device-Modell (CDM) zu verwenden.

Figur 2 zeigt in einen Teilschnitt ein erstes Ausführungsbei- spiel eines ESD-Schutzelements, das im vorliegenden Beispiel durch zwei zu einer Thyristorstruktur verschaltete Bipolar- transistoren ausgebildet ist.

In Figur 2 ist mit 7 ein Halbleiterkörper bezeichnet. Der Halbleiterkörper 7 besteht typischerweise aus Silizium- substrat. Der Halbleiterkörper 7 weist eine Scheibenrückseite 8 und eine Substratoberfläche 9 auf. Die Scheibenrückseite 8 kann beispielsweise über eine gängige großflächige Metalli- sierung auf dem Bezugspotential liegen. Im vorliegenden Bei- spiel ist das Siliziumsubstrat des Halbleiterkörpers 7 p- dotiert und liegt auf der Scheibenrückseite 8 auf dem Poten- tial der Bezugsmasse. Es ist selbstverständlich auch denkbar, daß das Halbleitersubstrat n-dotiert ist.

Auf der Substratoberfläche 9 des Halbleiterkörpers 7 ist eine schwach n-dotierte Epitaxieschicht 10 aufgebracht. Für die Funktion der ESD-Schutzstruktur wäre es auch denkbar mehrere Epitaxieschichten 10 übereinander anzuordnen oder auf die Epitaxieschicht 10 ganz zu verzichten. Die Dotierungskonzen- tration in der Epitaxieschicht 10 ist von der Prozeßführung zur Herstellung der integrierten Halbleiterschaltung 1 fest-

gelegt. Typischerweise weist die Epitaxieschicht eine Dotie- rungskonzentration von 1*1015 cm~3 bis 1*1018 cm~3 auf Zusätzlich ist, wie in Figur 2 gezeigt, eine vergrabene Schicht 11 vorgesehen. Eine derartige vergrabene Schicht 11 wird auch als Burried-Layer bezeichnet. Im vorliegenden Bei- spiel ist die vergrabene Schicht 11 n+-dotiert. Die vergrabe- ne Schicht 11 kann beispielsweise durch Einbringen eines De- pots auf der Substratoberfläche 9 vor Aufwachsen der Epita- xieschicht 10 und anschließender Diffusion bei geeigneter Temperatur erzeugt werden.

Es ist jedoch auch vorteilhaft, wenn die vergrabene Schicht 11 durch Ionenimplantation in den Halbleiterkörper 7 nach Aufwachsen bzw. während dem Aufwachsen der Epitaxieschicht 10 erzeugt wird. Um das gewünschte vertikale Profil zu erzielen, ist hierbei häufig eine Mehrfachimplantation bei geeigneten Energien und Dotierungsdosen erforderlich. Hieran sollte ein Temperaturschritt zur homogenen Verteilung der Dotieratome in dem Diffusionsgebiet 9 angeschlossen werden.

Die Dotierungskonzentration in der vergrabenen Schicht 11 ist ebenfalls oftmals durch die Prozeßführung bei der Herstellung der integrierten Schaltung 1 vorgegeben. Erfindungswesentlich ist jedoch, daß die vergrabene Schicht 11 möglichst niede- rohmig ausgebildet ist. Aufgrund dessen weist die vergrabene Schicht 16 typischerweise eine Dotierungskonzentration von größer 1019 cm~3 auf. Die Dicke der Epitaxieschicht 10 vari- iert ja nach Technologie zwischen 1-10 pm.

Die vergrabene Schicht 11 ist über Anschlußzonen 16 mit der Scheibenvorderseite 12 des Halbleiterkörpers 1 verbunden. Die Anschlußzone 16 ist vom selben Leitungstyp wie die vergrabene Schicht 11 und weist eine möglichst hohe Dotierungskonzentra- tion von größer 1*1019 cm~3 auf. Die Anschlußzone 16 erstreckt sich im vorliegenden Beispiel von der Scheibenoberfläche 12 in den Halbleiterkörper 7 hinein und ist an die vergrabene

Schicht 11 angeschlossen. Die Anschlußzonen 16 sind hier als tiefe Implantationsschicht ausgebildet, können jedoch auch als Graben in bekannter Trench-Technologie ausgebildet wer- den.

In der Draufsicht beschreiben die Anschlußzonen 16 eine ring- förmige Struktur. Die ringförmige Struktur muß jedoch nicht notwendigerweise geschlossen sein. Die ringförmige Struktur der Anschlußzone 16 kann kreisförmig, reckeckig oder vielek- kig ausgebildet sein. Die vergrabene Schicht 11 einerseits und andererseits die Anschlußzonen 16 umfassen einen soge- nannten Teilbereich 10'der Epitaxieschicht 10.

Im Teilbereich 10'sind an der Scheibenoberfläche 12 zwei Ba- siszonen 13 angeordnet. Die Basiszonen 13 sind im vorliegen- den Ausführungsbeispiel p-dotiert und wannenförmig ausgebil- det. Zusätzlich sind innerhalb der Basiszonen 13 an der Scheibenoberfläche 12 wannenförmige erste Emitterzonen 14 vom entgegengesetzten Leitungstyp angeordnet. Die ersten Emitter- zonen 14 sind mittig in den Basiszonen 13 angeordnet und wei- sen im vorliegenden Beispiel eine sehr hohe Dotierungskonzen- tration auf. Zwischen benachbarten Basiszonen 13 sind zweite Emitterzonen 15 vorgesehen. Die zweiten Emitterzonen 15 sind p+-dotiert und ebenfalls wannenförmig an der Scheibenoberflä- che 12 angeordnet. Es wäre auch denkbar, die zweiten Emitter- zonen 15 zwischen Basiszone 13 und Anschlußzone 16 anzuord- nen.

Die erste und zweite Emiterzonen 14,15 weisen typischerweise eine Dotierungskonzentration von 5*1019 cm~3 auf. Das Implan- tationsprofil der Emitterzonenwannen ragt etwa lpm in den Halbleiterkörper 7 hinein. Die Basiszone weist eine typische Dotierungskonzentration von 1016-1017cm~3 auf, wobei deren Wanne eine Tiefe von etwa 2,5 um aufweist. Die obengenannten Werte sind typisch für SPT-Bauelemente. Bei Hochfrequenzan- wendungen liegen diese Werte im Sub-Micrometerbereich.

Die Basiszonen 13 und die zweiten Emitterzonen sind in dem Teilbereich 10'in einer sogenannten Fingerstruktur entspre- chend Figur 3 angeordnet. Denkbar wäre auch eine mäanderför- mige, konzentrische oder ähnliche Struktur. Die Fingerstruk- tur weist vorteilhafterweise eine Vielzahl von Basiszonen 13 und eine Vielzahl von zweiten Emitterzonen 15 auf. Der Über- sichtlichkeit halber sind in Figur 2 jedoch nur zwei Basiszo- nen 13 und eine zweite Emitterzone 15 dargestellt.

Der Abstand der Basiszonen 13 und der zweiten Emitterzonen 15 zueinander ist gekennzeichnet durch einen ersten Abstand dl.

Der erste Abstand dl beschreibt die Basisweite der Ansteuer- transistoren T2. Über die Basisweite und somit über den er- sten Abstand dl läßt sich die Verstärkung der Ansteuertransi- storen T2 einstellen. Typischerweise ist dieser Abstand in der SPT-Technologie größer als 20um, bei Hochfrequenzanwen- dungen etwa 2um.

Die Basiszonen 13 und die zweiten Emitterzonen 15 sind in dem Teilbereich 10'derart angeordnet, daß sie von den Anschluß- zone 16 durch einen zweiten Abstand d2 beabstandet sind. Der zweite Abstand d2 ist dabei so groß zu wählen, daß der late- rale, parasitäre npn-Bipolartransistor im Randbereich des Teilbereichs 10'unterdrückt wird.

Die die ersten Emitterzonen 14 enthaltenden Basiszonen 13 so- wie die zweiten Emitterzonen 15 sind in der Epitaxieschicht 10 derart angeordnet, daß sie vertikal direkt über der ver- grabenen Schicht 11 angeordnet sind und von der vergrabenen Schicht 11 beabstandet sind.

Die Dotierungskonzentration der Epitaxieschicht 10 sowie der dritte Abstand d3 zwischen vergrabener Schicht 11 und Basis- zonen 13 gibt die Durchschaltspannung der Schalttransistoren T1 an.

Die Basiszonen 13 und die Emitterzonen 14,15 sind im vorlie- genden Beispiel wannenförmig ausgebildet. Es wären jedoch auch V-förmige, U-förmige, trenchförmige, oder ähnliche Strukturen denkbar. Diese Zonen 13,14,15 werden vorteilhaf- terweise durch Diffusion oder Ionenimplantation in den Halb- leiterkörper 7 eingebracht. Es wäre jedoch auch eine alterna- tive Herstellungsmöglichkeit, wie zum Beipiel eine Abschei- dung oder ähnliches, denkbar.

Die Basiszonen 13 und die Emitterzonen 14,15 sind über übli- che Kontaktierungen 17,18,19 an der Scheibenoberfläche 12 kontaktiert. Dabei sind jeweils die ersten Kontaktelektroden 17 der ersten Emitterzonen 14 mit der zweiten Potentialschie- ne 3 und damit mit der Bezugsmasse verbunden. Die zweiten und dritten Kontaktelektroden 18,19 der ersten Emitterzone 14 und der Anschlußzone 16 sind jeweils mit dem Anschlußpad 5 verbunden.

Zusätzlich ist in Figur 2 eine Pufferzone 20 vorgesehen, die sich von der Scheibenvorderseite 12 durch die gesamte Epita- xieschicht 10 bis in den Halbleiterkörper 7 hinein erstreckt.

Im vorliegenden Beispiel besteht die Pufferzone 20 aus p- dotiertem Silicium. Die Pufferzone 20 kann jedoch auch durch jedes andere gängige Puffermaterial, beispielsweise Silicium- dioxid, Siliciumnitrit oder ähnlichem, gebildet werden. Die Pufferzone 20 hat üblicherweise die Funktion der Schirmung bzw. der Trennung der ESD-Schutzstrukturen gegenüber der in- tegrierten Halbleiterschaltung 2 bzw. dem Halbleiterchip.

Besonders vorteilhaft ist es jedoch, wenn die Pufferzone 20 aus p+-dotiertem Silicium besteht. In diesem Fall kann die in Flußrichtung gepolte pn-Diode zwischen vergrabener Schicht 11 und p-dotiertem Substrat 7 genutzt werden, um beispielsweise negative Pulse abzuführen. Diese negativen Pulse können dann über die p+-dotierte Pufferzone 20 abgeleitet werden.

In Figur 2 ist schematischen das Ersatzschaltbild der erfin- dungsgemäßen ESD-Schutzstruktur in den Querschnitt des Halb- leiterkörpers 7 eingezeichnet. Dieses ESD-Schutzstruktur be- steht aus zwei Schalttransistoren T1 und zwei Ansteuertransi- storen T2. Die Schalttransistoren sind im vorliegenden Bei- spiel npn-Bipolartransistoren, deren Emitter, Basis und Kol- lektor durch die ersten Emitterzonen 14, die Basiszonen 13 und die vergrabene Schicht 11 gebildet werden. Die Ansteuer- transistoren T2 sind pnp-Bipolartransistoren, deren Emitter, Basis und Kollektor durch die zweiten Emitterzonen 15, die vergrabene Schicht 11 und die Basiszonen 13 gebildet werden.

Die Kollektoranschlüsse bzw. Basisanschlüsse der Schalttran- sistoren T1 und der Ansteuertransistoren T2 sind durch gegen- seitige Kopplung zu einer Thyristorstruktur verschaltet. Die Ansteuertransistoren steuern die Schalttransistoren in den leitenden oder sperrenden Zustand.

Die vergrabene Schicht 11, die jeweils mit den Kollektoran- schlüssen der Schalttransistoren T1 den Basisanschlüssen der Ansteuertransistoren T2 sind jeweils erste Widerstände Rl.

Die ersten Widerstände Rl sind durch den Leitwert in der ver- grabenen Schicht 11 festgelegt.

Kollektorseitig sind zwischen den Schalttransistoren T1 und dem Anschlußpad 5 zweite Widerstände R2 vorgesehen. Die zwei- ten Widerstände R2 sind durch den Leitwert der Anschlußzonen 16 sowie durch Kontaktwiderständen festgelegt.

Typischerweise ist die laterale Querschnittsfläche der ver- grabenen Schicht 11 mindestens größer als die von der Ringstruktur der Anschlußzone 16 eingeschlossene Quer- schnittsfläche. Die ringförmige Anschlußzone 16 sowie die vergrabene Schicht 11 sind aus praktischen Gründen quadra- tisch oder rechteckförmig ausgebildet. Es ist jedoch auch vorteilhaft, wenn diese Zonen 11,16 kreisförmig bzw. rund ausgebildet sind. In letzterem Fall sind die Basiszonen 13

und Emitterzonen 14,15 nicht fingerförmig angeordnet, son- dern beispielsweise kreisringförmig ausgebildet.

Nachfolgend wird die Funktionsweise der erfindungsgemäßen ESD-Schutzstruktur näher erläutert.

Wird über das Anschlußpad 5 ein Störsignal eingekoppelt, und überschreitet dieses Störsignal die Schaltschwelle der An- steuertransistoren T2, dann bricht die Raumladungszone am pn- Übergang der in Diodenschaltung geschalteten Ansteuertransi- storen T2 zusammen. Die Ansteuertransistoren T2 schalten durch. Dadurch wird die Basis der Schalttransistoren T1 der- art angesteuert, daß diese bei ausreichend hohem Ansteuer- strom ebenfalls leitend gesteuert werden. Somit ergibt sich ein Strompfad vom Anschlußpad 5 über die Anschlußzonen 16, die vergrabene Schicht 11, den Basiszonen 13, zu den Emitter- zonen 14 und somit zur zweiten Potentialschiene 3. Das Stör- signal wird somit auf die zweite Potentialschiene 3 abgelei- tet und gelangt damit nicht in die integrierte Halbleiter- schaltung 1.

ESD-Schutzelemente, die auf vertikalen npn-Bipolartransis- toren beruhen und deren p-Basis mittels integrierter pnp- Bipolartransistoren (z. B. bei einer Zweifingerstruktur) ange- steuert werden, zeigen gegenüber einer Konfiguration mit of- fener Basis eine um 50 % höhere Ausfallschwelle. Dies wird wie folgt erklärt : Es kommt zu einem lokalen Durchbruch des vertikalen npn-Transistors, der hier durch die Schalttransi- storen T1 repräsentiert wird. Aufgrund des Spannungsabfalles an den Anschlußgebieten 16 und Kontakten der vergrabenen Schicht 11 und damit der Basisgebiete der lateralen pnp- Transistoren (Ansteuertransistoren T2) werden diese angesteu- ert. Aufgrund des hohen Leitwertes der vergrabenen Schicht 11 erfolgt dies gleichmäßig über die gesamte Weite der Ansteuer- transistoren T2. Dadurch werden auch die übrigen lokalen Schalttransistoren T1 durchgeschaltet.

Bei der Dimensionierung der Ansteuertransistoren T2 ist dar- auf zu achten, daß es nicht zum Zünden eines lokalen Thyri- stors mit entsprechend inhomogener Stromverteilung und für die Schaltungseigenschaften ungeeignetem Zurückspringen der Kennlinie bis auf eine sehr niedrige Haltespannung von typi- scherweise etwa 1,4 V kommen kann.

Die Figuren 3 und 4 zeigen zwei weitere Ausführungsbeispiele einer erfindungsgemäßen ESD-Schutzstruktur. Der besseren Übersichtlichkeit halber wurde auf die Darstellung des Er- satzschaltbildes in den Teilschnitten der Figuren 3 und 4 verzichtet.

Die ESD-Schutzstrukturen der Figuren 3 und 4 weisen im we- sentlichen den selben Aufbau wie die ESD-Schutzstruktur der Figur 2 auf. Der wesentliche Unterschied der ESD- Schutzstrukturen in den Figuren 3 und 4 liegt in der Ausge- staltung der vergrabenen Schicht 11.

In Figur 3 weist die vergrabene Schicht 11 eine Vielzahl von homogen n+-dotierte Teilbereiche 11'auf. Die übrigen, nicht von Teilbereichen 11'eingenommenen Bereiche der vergrabenen Schicht 11 weisen typischerweise die Dotierung des Halblei- terkörpers 7 bzw. der Epitaxieschicht 10 auf.

In Figur 4 weist die vergrabene Schicht 11 ebenfalls n+- dotierte Teilbereiche 11'auf. Diese Teilbereiche 11'sind hier zum einen vertikal unter der zweiten Emitterzone 15 an- geordnet. Zum anderen kontaktieren diese Teilbereiche 11'die Anschlußzonen 16. In der vergrabenen Schicht 11 sind zwischen den Teilbereichen 11'weitere Teilbereiche 11''angeordnet.

Die weiteren Teilbereiche 11''sind hier sehr viel kleiner ausgebildet als die Teilbereiche 11'. Die Teilbereiche 11'' können streifenförmig, kugelförmig, etc. ausgebildet sein.

Teilbereiche 11'in Figur 3 sowie die Teilbereiche 11'und weitere Teilbereiche 11''in Figur 4 sind typischerweise, je-

doch nicht notwendigerweise nach deren Herstellung voneinan- der beabstandet. Die Teilbereiche 11'und weiteren Teilberei- che 11''können durch Ionenimplantation bzw. auch durch Dif- fusion erzeugt werden. Um eine zumindest lokal homogene Do- tierungskonzentration in der vergrabenen Schicht 11 zu errei- chen, wird nach der Herstellung der Teilbereiche 11'und wei- teren Teilbereiche 11''typischerweise ein Temperaturschritt angeschlossen. Durch diesen Temperaturschritt wird in der vergrabenen Schicht 11 eine zumindest lokal homogene Dotie- rungskonzentration erzielt. Dabei weisen typischerweise die Teilbereiche 11'eine höhere Dotierungskonzentration als die weiteren Teilbereiche 11''auf.

Durch die Bereitstellung einer ESD-Schutzstruktur entspre- chend den Figuren 3 und 4 wird der erste Transistor Tl so konstruiert, daß die vergrabene Schicht 11 als strukturierte Implantation ausgebildet wird, um ohne einen zusätzlichen Prozeßschritt eine geeignete Einstellung der Dotierungskon- zentration in der vergrabenen Schicht 11 zu erzielen. Da die Dicke der Epitaxieschicht 10 typischerweise so gewählt wird, daß die Raumladungszone, die sich zwischen Basis und Kollek- tor des ersten Transistors Tl ausbildet, durch die vergrabene Schicht 11 begrenzt wird, kann durch eine niedrigere Dotie- rungskonzentration in der vergrabenen Schicht 11 eine höhere Durchbruchspannung bzw. auch eine höhere Haltespannung er- zielt werden.

Wesentlich für die homogene Durchsteuerung des ersten Transi- stors T1 ist dabei ein gleichmäßiges Ansteuern des zweiten Transistors T2. Dies erfordert jedoch, daß der Basisanschluß des zweiten Transistors T2 in der vertikalen Projektion nie- derohmig ausgebildet ist. Dies läßt sich durch die erfin- dungsgemäße Strukturierung der vergrabenen Schicht 11 mittels der Teilbereiche 11'und weiteren Teilbereiche 11'' (siehe Figur 3 und 4) erreichen. Damit kann eine höhere Haltespan- nung gegenüber gleichartigen ESD-Schutzstrukturen mit ver- gleichbarer ESD-Festigkeit, die jedoch nicht die Strukturie-

rung in der vergrabenen Schicht 11 aufweisen, erreicht wer- den. Die ESD-Schutzstrukturen gemäß den Figuren 3 und 4 las- sen somit eine bessere Einstellbarkeit der Haltespannung zu.

Figur 5 zeigt eine Draufsicht der Fingerstruktur entsprechend Figur 2. Zur besseren Übersicht wurden hier die Elektroden 17,18,19 sowie die Verbindungsleitungen nicht eingezeich- net.

Die Fingerstruktur in Figur 3 besteht aus drei Basiszonen 13, in denen jeweils erste Emitterzonen 14 mittig angeordnet sind. Zwischen jeweils benachbarten Basiszonen 13 sind äqui- distant zweite Emitterzonen 15 angeordnet. Der Abstand zwi- schen Basiszonen 13 und zweiten Emitterzonen 15 ist durch den ersten Abstand dl gegeben. Der zweite Abstand d2 beschreibt den Abstand der Basiszonen 13 bzw. zweiten Emitterzonen 15 zur Anschlußzone 16. Die Anschlußzone 16 umschließt die Ba- siszonen 13 sowie Emitterzonen 14,15 ringförmig. Dieser ringförmige Bereich definiert den Teilbereich 10'.

Des weiteren ist in Figur 5 die Lage der vergrabenen Schicht 11 gestrichelt angedeutet. Die laterale Querschnittsfläche der vergrabenen Schicht 11 muß dabei, wie angedeutet, minde- stens so groß sein, wie die durch die ringförmige Anschlußzo- ne 16 eingeschlossene laterale Querschnittsfläche.

Wie in Figur 5 gezeigt, sind die ringförmige Anschlußzone 16 und damit auch der Teilbereich 10', der die Fingerstruktur beinhaltet, rechteckig ausgebildet. Um eine homogene Vertei- lung des elektrischen Feldes zu erzielen, ist es vorteilhaft, daß das Anschlußgebiet 16, die vergrabene Schicht 11 sowie die Basiszonen 13 und Emitterzonen 14,15 der Fingerstruktur an ihren Kanten bzw. Ecken rund ausgeformt sind.

Besonders vorteilhaft ist die Erfindung bei Verwendung des ESD-Schutzelements in einem Mikrocontroller, in einem Halb- leiterspeicher oder in einem Logikbauteil.

Die integrierte Halbleiterschaltung sowie das dazugehörige ESD-Schutzelement sind dabei vorzugsweise bipolar realisiert bzw. in Smart-Power-Technologie hergestellt. Besonders vor- teilhaft ist es jedoch auch, wenn die integrierte Halbleiter- schaltung 1 sowie die ESD-Schutzschaltung in CMOS-Technologie hergestellt ist.