≪第1の実施の形態≫
 以下、本発明の第1の実施の形態について図 面を参照しつつ説明する。

 <構成>
 本実施の形態の半導体集積回路の構成につ� ��て図1を参照しつつ説明する。図1は本実施� �形態の半導体集積回路の構成図である。但� �、半導体集積回路として、FPGA(Field Programmabl e Gate Array)や再構成可能ロジック等のプログ ラムにより機能を変更することが可能なプロ グラマブル論理回路を挙げることができる。

 図1において、半導体集積回路1は、論理� �ロック10a~10dと、各論理ブロック10a~10d間でデ ータを受け渡すためのデータ配線30と、各論� ��ブロック10a~10d間のデータ配線30の結線状態� ��プログラムによって設定変更するための配� ��切替スイッチ20とを備える。

 半導体集積回路1は、更に、各論理ブロッ ク10a~10dにクロック信号を供給するための不� �示のクロック生成回路と各論理ブロック10a~1 0dとを接続するためのクロック配線40を備え� �。

 半導体集積回路1は、更に、制御部50を備� ��ると共に、制御部50が論理ブロック10a~10dの� ��作及び停止に係る複数の状態の切り替え制� ��に用いる状態制御線80a~80dと、半導体集積回 路1の構成の切り替え制御に用いる構成制御� �90a~90dとを備える。但し、本実施の形態では� ��論理ブロック10a~10dの動作及び停止に係る状 態(以下、「動作停止状態」と言う。)として� ��論理ブロック10a~10dが動作する状態(以下、� �動作状態」と言う。)と、論理ブロック10a~10d が動作を停止する状態(以下、「停止状態」� �言う。)との2つの状態がある。

 制御部50は、半導体集積回路1の構成の決� ��処理を行うと共に、論理ブロック10a~10dを制 御する動作停止状態(動作状態、停止状態)の� ��定処理を行う。また、制御部50は、半導体� �積回路1が対象の処理を実現するための論理� ��ロック10a~10d間の結線状態にすべく配線切替 スイッチ20の切り替え制御を行う。

 半導体集積回路1は、更に、電源動作検出 部60を備える。電源動作検出部60は、電源手� �(例えば、バッテリ)の動作(放電動作、充電� �作)を検出し、検出した電源手段の動作を通� ��するための電源動作通知信号を制御部50へ� �力する。

 半導体集積回路1は、更に、動作量保持部 70を備える。

 動作量保持部70は、不図示の発振回路に� �って発振されたクロック信号CLKの立ち上が� �エッジ又は立ち下がりエッジの数(クロック� ��)を計測する。

 動作量保持部70は、半導体集積回路1の動� ��クロック数、並びに、論理ブロック10a~10dの 動作クロック数及び動作停止状態を格納する ための、図2に一例を示す格納テーブルを記� �する。なお、動作量保持部70に保持されてい る動作クロック数は、半導体集積回路1及び� �理ブロック10a~10dの夫々が動作している期間( 例えば、現時点の構成が構成aであり、構成a� ��直前の構成が構成bである場合、構成bが終� �するまでにおける動作している期間)におけ� ��クロック信号CLKのクロック数である。

 但し、図2において、フィールド「ブロッ ク」の“全体”が半導体集積回路1全体を示� �、“ブロックA”,“ブロックB”、“ブロッ� �C”及び“ブロックD”が夫々論理ブロック10a ,10b,10c及び10dを示す。例えば、現時点の半導� ��集積回路1の構成が構成aであり、構成aの直� ��の半導体集積回路1の構成が構成bであると� �ると、フィールド「動作クロック数」には� �成bが終了した時点の動作クロック数が格納� ��れ、フィールド「動作停止状態」には構成a における各論理ブロック10a~10dの動作停止状� �(動作状態、停止状態)が格納される。

 (論理ブロックの構成)
 図1の論理ブロック10aの構成について図3を� �照しつつ説明する。図3は図1の論理ブロック 10aの構成図である。但し、図3では、構成制� �線90aの図示を省略している。また、図3では� ��理素子11を1個のみ図示しているが、論理ブ� ��ック10aは1以上の論理素子11を備える。なお� ��論理ブロック10b~10dは、本発明に関連する部 分に関する限りにおいて、論理ブロック10aと 実質的に同じ構成をしている。

 論理ブロック10aは、論理演算処理を行う� ��のであって、論理素子11と、クロックゲー� �回路12と、インバータ回路13a,13bとを備える� �

 論理素子11は、制御端子に入力されるク� �ック信号に同期して動作するフリップフロ� �プなどである。

 インバータ回路13a,13bは、入力信号の信号 レベルを反転した信号を出力信号として出力 する。なお、インバータ回路13a,13bは、例え� �、PチャネルMOSトランジスタ(以下、「PMOSト� �ンジスタ」と言う。)とNチャネルMOSトランジ スタ(以下、「NMOSトランジスタ」と言う。)と を含むCMOS型のインバータ回路である。なお� �クロックゲート回路12と論理素子11との間に� ��けられるインバータ回路13a、13bの個数は2個 に限られるものではない。

 クロックゲート回路12は、NAND回路によっ� ��構成され、2つの入力端子には夫々クロック 配線40と状態制御線80aとが接続されている。� ��態制御線80aの制御信号の信号レベルがハイ� ��ベルのとき、クロックゲート回路12からの� �力信号は、クロック配線40からクロックゲー ト回路12に供給されるクロック信号の信号レ� ��ルが反転したクロック信号になる。一方、� ��態制御線80aの制御信号の信号レベルがロー� ��ベルのとき、クロックゲート回路12からの� �力信号はハイレベルに固定されたクロック� �号になる。

 クロックゲート回路12から出力されるク� �ック信号は、インバータ回路13a,13bを通過し� ��インバータ回路13bから出力されるクロック� ��号が論理素子11の制御端子に入力される。

 上記の構成の論理ブロック10aでは、制御� ��50が状態制御線80aの制御信号の信号レベル� �ハイレベルにすることによって、論理素子11 の制御端子にはハイレベルとローレベルとを 交互に繰り返すクロック信号が入力されるこ とになる。この結果、論理素子11は動作し、� ��理ブロック10aは動作状態になる。

 これに対して、制御部50が状態制御線80a� �制御信号の信号レベルをローレベルにする� �とによって、論理素子11の制御端子にはハイ レベルに固定されたクロック信号が入力され ることになる。この結果、論理素子11は動作� ��ることなく、論理ブロック10aは停止状態に� ��る。

 なお、論理ブロック10b~10dについても同様 である。

 (制御部の構成)
 図1の制御部50の構成について図4を参照しつ つ説明する。図4は図1の制御部50の構成図で� �る。なお、図4では、論理ブロック10aのクロ� ��クゲート回路12のみ図示し、他の論理ブロ� �ク10b~10dのクロックゲート回路の図示は省略� ��ている。

 制御部50は、電源動作判定部51と、放電動 作処理部52と、充電動作処理部53と、状態制� �部54とを備える。

 電源動作判定部51は、半導体集積回路1が� ��成を切り替えるタイミングで、電源動作検� ��部60から入力される電源動作通知信号に基� �いて電源手段の動作が充電動作か放電動作� �を判定する。そして、電源動作判定部51は、 電源手段の動作が放電動作であると判定した 場合には放電動作処理部52に対して放電動作� ��理指令信号を出力し、電源手段の動作が充� ��動作であると判定した場合には充電動作処� ��部53に対して充電動作処理指令信号を出力� �る。

 放電動作処理部52は、電源動作判定部51か ら放電動作処理指令信号を受けて、動作量保 持部70に記憶されている図2の格納テーブルに おいて、半導体集積回路1全体に対応する動� �クロック数及びフィールド「動作停止状態� �に“動作状態”が格納されている論理ブロ� �クに対応する動作クロック数の夫々に動作� �保持部70が計測しているクロック数を加算す る。これによって、図2の格納テーブルのフ� �ールド「動作クロック数」には、半導体集� �回路1の構成が例えば構成bから構成aに切り� �わる場合には、構成bの終了時点での半導体� ��積回路1及び論理ブロック10a~10dの夫々の動� �クロック数が格納されることになる。そし� �、放電動作処理部52は、動作量保持部70が計� ��しているクロック数を“0”にリセットする 。

 また、放電動作処理部52は、論理ブロッ� �10a~10dのうち、半導体集積回路1がこれから行 う処理を実行する上で動作が必要な論理ブロ ックのみ動作させる論理ブロックに決定し、 それ以外の論理ブロックを動作を停止させる 論理ブロックに決定する。そして、放電動作 処理部52は、動作させる論理ブロックと動作� ��停止させる論理ブロックとの情報を含む第1 状態通知信号を状態制御部54へ出力する。こ� ��とともに、放電動作処理部52は、図2の格納� ��ーブルにおいて、動作させる論理ブロック� ��決定した論理ブロックに対応するフィール� ��「動作停止状態」に“動作状態”を格納し� ��動作を停止させる論理ブロックに決定した� ��理ブロックに対応するフィールド「動作停� ��状態」に“停止状態”を格納する。

 充電動作処理部53は、電源動作判定部51か ら充電動作処理指令信号を受けて、動作量保 持部70に記憶されている図2の格納テーブルに おいて、半導体集積回路1全体に対応する動� �クロック数及びフィールド「動作停止状態� �に“動作状態”が格納されている論理ブロ� �クに対応する動作クロック数の夫々に動作� �保持部70が計測しているクロック数を加算す る。そして、充電動作処理部53は、動作量保� ��部70が計測しているクロック数を“0”にリ� ��ットする。

 また、充電動作処理部53は、論理ブロッ� �10a~10dのうち、半導体集積回路1がこれから行 う処理を実行する上で動作が必要な論理ブロ ックを動作させる論理ブロックに決定する。 さらに、充電動作処理部53は、動作させる論� ��ブロックに決定された論理ブロック以外の� ��論理ブロックを、上記の加算処理後の図2の 格納テーブルの動作クロック数に基づいて、 動作させる論理ブロック及び動作を停止させ る論理ブロックの何れかに決定する。そして 、充電動作処理部53は、動作させる論理ブロ� ��クと動作を停止させる論理ブロックとの情� ��を含む第2状態通知信号を状態制御部54へ出� ��する。これとともに、充電動作処理部53は� �図2の格納テーブルにおいて、動作させる論� ��ブロックに決定した論理ブロックに対応す� ��フィールド「動作停止状態」に“動作状態� ��を格納し、動作を停止させる論理ブロック� ��決定した論理ブロックに対応するフィール� ��「動作停止状態」に“停止状態”を格納す� ��。

 状態制御部54は、放電動作処理部52から入 力される第1状態通知信号に含まれる動作さ� �る論理ブロックに対応する状態制御線の制� �信号の信号レベルをハイレベルにし、それ� �外の論理ブロックに対応する状態制御線の� �御信号の信号レベルをローレベルにする。� �た、状態制御部54は、充電動作処理部53から� ��力される第2状態通知信号に含まれる動作さ せる論理ブロックに対応する状態制御線の制 御信号の信号レベルをハイレベルにし、それ 以外の論理ブロックに対応する状態制御線の 制御信号の信号レベルをローレベルにする。

 <動作>
 図1から図4を参照して構成を説明した半導� �集積回路1の動作について図5を参照しつつ説 明する。図5は図1の半導体集積回路1が行う論 理ブロック制御処理の手順を示すフローチャ ートである。

 電源動作判定部51は、半導体集積回路1が� ��成を切り替えるタイミングにおいて、電源� ��作検出部60から入力される電源動作通知信� �に基づいて電源手段の動作が放電動作か充� �動作かを判定する(ステップS101)。

 電源動作判定部51によって電源手段の動� �が放電動作であると判定された場合には(S101 :放電)、放電動作処理部52及び状態制御部54は 、図6に処理手順を示す放電動作ブロック制� �処理を実行する(ステップS102)。一方、電源� �作判定部51によって電源手段の動作が充電動 作であると判定された場合には(S101:充電)、� �電動作処理部53及び状態制御部54は、図7に処 理手順を示す充電動作ブロック制御処理を実 行する(ステップS103)。

 (放電動作ブロック制御処理)
 図5の放電動作ブロック制御処理(ステップS1 02)について図6を参照しつつ説明する。図6は� ��5の放電動作ブロック制御処理(ステップS102) の手順を示すフローチャートである。

 放電動作処理部52は、図2の格納テーブル� ��おいて、半導体集積回路1全体に対応する動 作クロック数及びフィールド「動作停止状態 」に“動作状態”が格納されている論理ブロ ックに対応する動作クロック数の夫々に動作 量保持部70が計測しているクロック数を加算� ��、格納テーブルの格納内容の更新を行う。� ��して、放電動作処理部52は、動作量保持部70 が計測しているクロック数を“0”にリセッ� �する(ステップS131)。

 放電動作処理部52は、半導体集積回路1が� ��れから行う処理(対象の処理)を実行する上� �動作が必要な論理ブロックのみ動作させる� �理ブロックに決定し、それ以外の論理ブロ� �クを動作を停止させる論理ブロックに決定� �る(ステップS132)。

 状態制御部54は、ステップS132において動� ��させる論理ブロックに決定された論理ブロ� ��クに対応する状態制御線の制御信号の信号� ��ベルをハイレベルにし、動作を停止させる� ��理ブロックに決定された論理ブロックに対� ��する状態制御線の制御信号の信号レベルを� ��ーレベルにする(ステップS133)。

 放電動作処理部52は、図2の格納テーブル� ��おいて、ステップS132において動作させる論 理ブロックに決定された論理ブロックに対応 するフィールド「動作停止状態」に“動作状 態”を格納し、動作を停止させる論理ブロッ クに決定された論理ブロックに対応するフィ ールド「動作停止状態」に“停止状態”を格 納する(ステップS134)。そして、制御部50は図5 の処理に戻る。

 (充電動作ブロック制御処理)
 図5の充電動作ブロック制御処理(ステップS1 03)について図7を参照しつつ説明する。図7は� ��5の充電動作ブロック制御処理(ステップS103) の手順を示すフローチャートである。

 充電動作処理部53は、図2の格納テーブル� ��おいて、半導体集積回路1全体に対応する動 作クロック数及びフィールド「動作停止状態 」に“動作状態”が格納されている論理ブロ ックに対応する動作クロック数の夫々に動作 量保持部70が計測しているクロック数を加算� ��、格納テーブルの格納内容の更新を行う。� ��して、充電動作処理部53は、動作量保持部70 が計測しているクロック数を“0”にリセッ� �する(ステップS151)。

 充電動作処理部53は、動作クロック数の� �算後の格納テーブルの動作クロック数を参� �して、論理ブロック10a~10dの夫々について、� ��導体集積回路1全体の動作クロック数から論 理ブロックの動作クロック数を減算し、減算 値を半導体集積回路1全体の動作クロック数� �除算し、除算値を当該論理ブロックの停止� �とする(ステップS152)。続いて、充電動作処� �部53は、論理ブロック10a~10dの停止率の中か� �最小の停止率を特定し、特定した最小の停� �率に予め定められた値を加算し、加算値を� �作閾値とする(ステップS153)。

 充電動作処理部53は、半導体集積回路1が� ��れから行う処理(対象の処理)を実行する上� �動作が必要な論理ブロックを動作させる論� �ブロック(以下、「動作ブロック」と言う。) に決定する(ステップS154)。

 充電動作処理部53は、動作ブロック以外� �論理ブロックの全てを後述するステップS156� ��らステップS159の処理対象にしたか否かを判 定する(ステップS155)。

 充電動作処理部53は、動作ブロック以外� �論理ブロックの全てを処理対象にしていな� �と判定すると(S155:NO)、処理対象にしていな� �論理ブロックの1つに注目する(ステップS156)� ��そして、充電動作処理部53は、注目してい� �論理ブロックの停止率が動作閾値以上であ� �か否かを判定する(ステップS157)。

 充電動作処理部53は、注目している論理� �ロックの停止率が動作閾値以上であると判� �すると(S157:YES)、注目している論理ブロック� ��動作させる論理ブロック(以下、「変更動作 ブロック」と言う。)に決定し(ステップS158)� �ステップS155の処理へ移行する。一方、充電� ��作処理部53は、注目している論理ブロック� �停止率が動作閾値以上でないと判定すると(S 157:NO)、注目している論理ブロックを動作を� �止させる論理ブロック(以下、「停止ブロッ� ��」と言う。)に決定し(ステップS159)、ステッ プS155の処理へ移行する。

 充電動作処理部53によって動作ブロック� �外の論理ブロックの全てを処理対象にした� �判定されると(S155:YES)、状態制御部54は、ス� �ップS154において動作ブロックに決定された� ��理ブロック及びステップS158において変更動 作ブロックに決定された論理ブロックに対応 する状態制御線の制御信号をハイレベルにす る。これとともに、状態制御部54は、ステッ� ��S159において停止ブロックに決定された論理 ブロックに対応する状態制御線の制御信号の 信号レベルをローレベルにする(ステップS160) 。

 充電動作処理部53は、図2の格納テーブル� ��おいて、動作ブロック及び変更動作ブロッ� ��の何れかに決定された論理ブロックに対応� ��るフィールド「動作停止状態」に“動作状� ��”を格納し、停止ブロックに決定された論� ��ブロックに対応するフィールド「動作停止� ��態」に“停止状態”を格納する(ステップS16 1)。そして、制御部50は図5の処理に戻る。

 <具体例>
 図1から図7を参照して説明した半導体集積� �路1の動作の具体例について図8を参照しつつ 説明する。図8(a)及び図8(b)は図1の半導体集積 回路1が行う論理ブロックの制御処理の具体� �を説明するための図である。

 本具体例では、半導体集積回路1は、対象 となる処理を実行する上で動作させる必要が ある論理ブロックが論理ブロック10a~10dであ� �構成A、動作させる必要がある論理ブロック� ��論理ブロック10aのみである構成B、動作させ る必要がある論理ブロックが論理ブロック10a ~10dである構成C、動作させる必要がある論理� ��ロックが論理ブロック10cのみである構成Dの 順番で動作するものとする。

 また、半導体集積回路1が構成A及び構成B� ��動作する期間は電源手段が放電動作を行っ� ��おり、半導体集積回路1が構成C及び構成Dで� ��作する期間は電源手段が充電動作を行って� ��るとする。

 時間T1~T2では、電源動作判定部51は電源手 段の動作が放電動作であると判定する。放電 動作処理部52は論理ブック10a~10dの全てを動作 させる論理ブロックに決定し、状態制御部54� ��論理ブロック10a~10dが動作するように制御信 号の生成を行う(構成A)。

 時間T2~T3では、電源動作判定部51は電源手 段の動作が放電動作であると判定する。放電 動作処理部52は論理ブック10aを動作させる論� ��ブロックに決定し、論理ブロック10b~10dを動 作を停止させる論理ブロックに決定する。状 態制御部54は論理ブロック10aが動作するよう� ��、論理ブロック10b~10dが動作を停止するよう に制御信号の生成を行う(構成B)。なお、時間 T2~T3では、電源手段の動作が放電動作なので� ��論理ブロック10b~10dの中から停止率に基づい て動作させる論理ブロックを決定するための 処理は行われない。

 時間T3~T4では、電源動作判定部51は電源手 段の動作が充電動作であると判定する。充電 動作処理部53は論理ブック10a~10dの全てを動作 させる論理ブロックに決定し、状態制御部54� ��論理ブロック10a~10dが動作するように制御信 号の生成を行う(構成C)。なお、半導体集積回 路1が構成Cから構成Dに切り替わるとき、論理 ブロック10b~10dの停止率は、論理ブロック10a~1 0dの停止率のうち最小の停止率に予め定めら� ��た値を加算した加算値(動作閾値)以上であ� �とし、論理ブロック10aの停止率は動作閾値� �満であるとする。

 時間T4~T5では、電源動作判定部51は電源手 段の動作が充電動作であると判定する。充電 動作処理部53は論理ブック10cを動作させる論� ��ブロック(動作ブロック)に決定する。充電� �作処理部53は、動作ブロック10c以外の論理ブ ロック10a,10b,10dのうち、停止率に基づいて、� ��理ブロック10b,10dを動作させる論理ブロック (変更動作ブロック)に決定し、論理ブロック1 0aを動作を停止させる論理ブロック(停止ブロ ック)に決定する。状態制御部54は論理ブロッ ク10c及び論理ブロック10b,10dが動作するよう� �、論理ブロック10aが動作を停止するように� �御信号の生成を行う(構成D)。

 上述した本実施の形態の半導体集積回路1 によれば、電源手段が放電動作をしている場 合には、半導体集積回路1は対象の処理を実� �する上で動作が必要な論理ブロックのみ動� �するように論理ブロックの動作状態と停止� �態との切り替え制御を行う。このため、電� �手段の動作が放電動作の場合には半導体集� �回路1における消費電力量が抑制される。

 また、半導体集積回路1が電力消費量の抑 制が不要である電源手段が充電動作をしてい る場合には、半導体集積回路1は論理ブロッ� �10a~10dの停止率、言い換えると、動作率が論� ��ブロック間で近づくように、論理ブロック� ��動作状態と停止状態との切り替え制御を行� ��。これによって、論理ブロック間のクロッ� ��スキューを小さくすることができ、論理ブ� ��ックの経時劣化に起因するクロックスキュ� ��による論理ブロック間のデータの受け渡し� ��誤りを防ぐことができる。また、より小さ� ��クロックスキューに基づいた半導体集積回� ��1の設計を行うなうことが可能なため、論理 ブロック間などに挿入する遅延素子の数を少 なくすることができ、半導体集積回路1の消� �電力量の抑制及び半導体集積回路1の面積の� ��大の抑制が可能になる。

 ≪第2の実施の形態≫
 以下、本発明の第2の実施の形態について図 面を参照しつつ説明する。

 但し、第1の実施の形態は論理ブロックの 動作を停止させるためにクロックの供給を止 めるゲーディドクロック技術を用いているが 、本実施の形態は論理ブロックの動作を停止 させるために電力供給を止める電源遮断技術 を用いる。

 なお、第2の実施の形態では、第1の実施� �形態と実質的に同じ構成要素には第1の実施� ��形態と同じ符号を付し、第1の実施の形態の 説明が適用できるためその説明を省略する。

 <構成>
 本実施の形態の半導体集積回路の構成につ� ��て図9を参照しつつ説明する。図9は本実施� �形態の半導体集積回路の構成図である。

 半導体集積回路1aは、第1の実施の形態の� ��導体集積回路1と論理ブロックのみ異なるも のであり、その他の構成は半導体集積回路1� �対応する構成と実質的に同じである。

 (論理ブロックの構成)
 半導体集積回路1aには論理ブロック200a~200d� �備えられており、論理ブロック200a~200dは本� �明に関連する部分に関する限り実質的に同� �構成をしている。

 論理ブロック200aは、論理演算処理を行う ものであって、論理素子11と、インバータ回� ��211~213と、電源遮断回路220とを備える。

 インバータ回路211~213は、入力信号の信号 レベルを反転した信号を出力信号として出力 する。インバータ回路211の入力端子にクロッ ク配線40が接続され、インバータ回路211の入� ��端子に入力されるクロック信号はインバー� ��回路211~213を通過し、インバータ回路213から 出力されるクロック信号が論理素子11の制御� ��子に入力される。なお、インバータ回路211~ 213の個数は3個に限られるものではない。

 電源遮断回路220は、状態制御線80aの制御� ��号の信号レベルがハイレベルのときに論理� ��子11及びインバータ回路211~213を電源に接続� ��ることによって論理素子11及びインバータ� �路211~213に電力供給が行われるように動作す� ��。これに対して、電源遮断回路220は、状態� ��御線80aの制御信号の信号レベルがローレベ� ��のときに論理素子11及びインバータ回路211~2 13を電源から遮断することによって論理素子1 1及びインバータ回路211~213に電力供給が行わ� ��ないように動作する。

 上記の構成の論理ブロック200aでは、制御 部50が状態制御線80aの制御信号の信号レベル� ��ハイレベルにすることによって、論理素子1 1及びインバータ回路211~213に電力供給が行わ� ��る。この結果、論理素子11及びインバータ� �路211~213は動作し、論理ブロック200aは動作状 態になる。これに対して、制御部50が状態制� ��線80aの制御信号の信号レベルをローレベル� ��することによって、論理素子11及びインバ� �タ回路211~213に電力供給が行われなくなる。� ��の結果、論理素子11及びインバータ回路211~2 13は動作せず、論理ブロック200aは停止状態に なる。

 なお、論理ブロック200b~200dについても同� ��である。

 [電源遮断回路の構成]
 図9の電源遮断回路220の構成について図10を� ��照しつつ説明する。図10は図9の電源遮断回� ��220の構成図である。但し、モジュール260は� ��9の論理素子11やインバータ回路211~213である 。

 電源遮断回路220は、インバータ回路221と� ��ソース電極が電源に接続され、ドレイン電� ��がモジュール260に接続されたPMOSトランジス タ222と、ドレイン電極がモジュール260に接続 され、ソース電極がグランド板に接続された NMOSトランジスタ223とを備える。

 インバータ回路221の入力端子及びNMOSトラ ンジスタ223のゲート電極は状態制御線80aに接 続され、PMOSトランジスタ222のゲート電極は� �ンバータ回路221の出力端子に接続されてい� �。

 状態制御線80aの制御信号の信号レベルが� ��イレベルのとき、PMOSトランジスタ222のゲー ト電極にはローレベルの信号が印加され、NMO Sトランジスタ223のゲート電極にはハイレベ� �の信号が印加される。これによって、PMOSト� ��ンジスタ222及びNMOSトランジスタ223の双方が オン状態になって、モジュール260は電源に接 続され、電源からモジュール260に電力供給が 行われる。

 これに対して、状態制御線80aの制御信号� ��信号レベルがローレベルのとき、PMOSトラン ジスタ222のゲート電極にはハイレベルの信号 が印加され、NMOSトランジスタ223のゲート電� �にはローレベルの信号が印加される。これ� �よって、PMOSトランジスタ222及びNMOSトランジ スタ223の双方がオフ状態になって、モジュー ル260は電源から遮断され、電源からモジュー ル260へ電力供給が行われなくなる。

 ≪第3の実施の形態≫
 以下、本発明の第3の実施の形態に係る半導 体集積回路について図面を参照しつつ説明す る。

 但し、第1の実施の形態は論理ブロックの 動作を停止させるために論理素子などにクロ ックの供給を止めるゲーディドクロック技術 を用い、第2の実施の形態は論理ブロックの� �作を停止させるために電力供給を止める電� �遮断技術を用いている。これに対して、本� �施の形態は論理ブロックの動作を停止させ� �ためにゲーティドクロック技術及び電源遮� �技術の双方を用いる。

 なお、第3の実施の形態では、第1の実施� �形態と実質的に同じ構成要素には第1の実施� ��形態と同じ符号を付し、第1の実施の形態の 説明が適用できるためその説明を省略する。

 <構成>
 本実施の形態の半導体集積回路の構成につ� ��て図11を参照しつつ説明する。図11は本実施 の形態の半導体集積回路の構成図である。

 半導体集積回路1bは、論理ブロック300a~300 dと制御部50bと電源動作検出部60と劣化度保持 部320とクロック配線40と状態制御線81a~83aとを 備える。なお、論理ブロック300a~300dは本発明 に関連する部分に関する限り実質的に同じ構 成をしている。

 (論理ブロックの構成)
 論理ブロック300aは、論理演算処理を行うも のであって、論理素子11と、クロックゲート� ��路310と、インバータ回路13a,13bと、電源遮断 回路220bとを備える。

 電源遮断回路220bは、図10に構成を示した� ��源遮断回路220と同じ構成をしており、状態� ��御線83aの制御信号の信号レベルがハイレベ� ��のときに、論理素子11、クロックゲート回� �310及びインバータ回路13a,13bを電源に接続す� ��ことによって論理素子11、クロックゲート� �路310及びインバータ回路13a,13bに電力供給が� ��われるように動作する。これに対して、電� ��遮断回路220bは、状態制御線83aの制御信号が ローレベルのときに論理素子11、クロックゲ� ��ト回路310及びインバータ回路13a,13bを電源か ら遮断することによって論理素子11、クロッ� ��ゲート回路310及びインバータ回路13a,13bに電 力供給が行われないように動作する。

 クロックゲート回路310は、図12に示すよ� �に、NAND回路311とインバータ回路312とNOR回路3 13とを備える。NAND回路311の2つの入力端子に� �夫々クロック配線40と状態制御線81aとが接続 され、NAND回路311の出力端子はインバータ回� �312の入力端子に接続される。NOR回路313の2つ� ��入力端子にはインバータ回路312の出力端子� ��状態制御線82aとが接続され、その出力端子� ��インバータ回路13aの入力端子に接続される� ��

 状態制御線81aの制御信号の信号レベルが� ��イレベル、且つ、状態制御線82aの制御信号� ��信号レベルがローレベルのとき、クロック� ��ート回路310からの出力信号は、クロック配� ��40からクロックゲート回路310に供給される� �ロック信号の信号レベルが反転したクロッ� �信号になる。また、状態制御線81aの制御信� �の信号レベルがローレベル、且つ、状態制� �線82aの制御信号の信号レベルがローレベル� �とき、クロックゲート回路310からの出力信� �はハイレベルに固定されたクロック信号に� �る。さらに、状態制御線81aの制御信号の信� �レベルがローレベル又はハイレベル、且つ� �状態制御線82aの制御信号の信号レベルがハ� �レベルのとき、クロックゲート回路310から� �出力信号はローレベルに固定されたクロッ� �信号になる。

 上記の構成の論理ブロック300aでは、制御 部50bが状態制御線81aの制御信号の信号レベル をハイレベル、状態制御線82aの制御信号の信 号レベルをローレベル、且つ、状態制御線83a の制御信号の信号レベルをハイレベルにする ことによって、論理ブロック300aは動作状態� �なる。

 また、制御部50bが状態制御線81aの制御信� ��の信号レベルをローレベル、状態制御線82a� ��制御信号の信号レベルをローレベル、且つ� ��状態制御線83aの制御信号の信号レベルをハ� ��レベルにすることによって、論理素子11の� �御端子にはハイレベルに固定されたクロッ� �信号が入力されることになる。この結果、� �理素子11は動作することなく、論理ブロック 300aは停止状態になる。なお、以下において� �この停止状態を「ハイレベル固定停止状態� �と言う。

 さらに、制御部50bが状態制御線81aの制御� ��号の信号レベルをローレベル又はハイレベ� ��、状態制御線82aの制御信号の信号レベルを� ��イレベル、且つ、状態制御線83aの制御信号� ��信号レベルをハイレベルにすることによっ� ��、論理素子11の制御端子にはローレベルに� �定されたクロック信号が入力されることに� �る。この結果、論理素子11は動作することな く、論理ブロック300aは停止状態になる。な� �、以下において、この停止状態を「ローレ� �ル固定停止状態」と言う。但し、論理ブロ� �ク300aをローレベル固定停止状態にする場合� ��制御部50b又は状態制御部54bが「状態制御線8 2aの制御信号の信号レベルをハイレベル、且� ��、状態制御線83aの制御信号の信号レベルを� ��イレベルにする」と記載する。

 さらに、制御部50bが状態制御線81aの制御� ��号の信号レベルをローレベル又はハイレベ� ��、状態制御線82aの制御信号の信号レベルを� ��ーレベル又はハイレベル、且つ、状態制御� ��83aの信号レベルをローレベルにすることに� ��って、クロックゲート回路310、インバータ� ��路13a,13b及び論理素子11に電力供給が行われ� ��くなる。この結果、クロックゲート回路310� ��インバータ回路13a,13b及び論理素子11は動作� ��ず、論理ブロック300aは停止状態になる。な お、以下において、この停止状態を「電源遮 断停止状態」と言う。但し、論理ブロック300 aを電源遮断停止状態にする場合、制御部50b� �は状態制御部54bが「状態制御線83aの制御信� �の信号レベルをローレベルにする」と記載� �る。

 なお、論理ブロック300b~300dについても同� ��である。

 本実施の形態では、論理ブロック300a~300d� ��、各動作停止状態(動作状態、ハイレベル固 定停止状態、ローレベル固定停止状態、電源 遮断停止状態)において、図13に示す劣化特性 に従って劣化するものと仮定する。そして、 論理ブロック300a~300dは、ハイレベル固定停止 状態、動作状態、ローレベル固定停止状態、 電源遮断停止状態の順番で劣化が進みやすい ものと仮定する。

 なお、図13中の矢印aはハイレベル固定停� ��状態にある論理ブロックの劣化特性を指し� ��矢印bは動作状態にある論理ブロックの劣化 特性を指す。また、矢印cはローレベル固定� �止状態にある論理ブロックの劣化特性を指� �、矢印dは電源遮断停止状態にある論理ブロ� ��クの劣化特性を指す。

 (劣化度保持部の構成)
 劣化度保持部320は、不図示の発振回路によ� ��て発振されたクロック信号CLKの立ち上がり� ��ッジの数(クロック数)を計測する。

 劣化度保持部320は、論理ブロック300a~300d� ��劣化度及び動作停止状態を格納するための� ��図14に一例を示す格納テーブルを記憶する� �但し、“ブロックA”,“ブロックB”、“ブ� �ックC”及び“ブロックD”が夫々論理ブロッ ク300a,300b,300c及び300dを示す。例えば、現時点 の半導体集積回路1bの構成が構成aであり、構 成aの直前の半導体集積回路1bの構成が構成b� �あるとすると、フィールド「劣化度」には� �成bが終了した時点の劣化度が格納され、フ� ��ールド「動作停止状態」には構成aにおける 各論理ブロック300a~300dの動作停止状態(動作� �態、ハイレベル固定停止状態、ローレベル� �定停止状態、電源遮断停止状態)が格納され� ��。

 また、劣化度保持部320は、図13に示した� �動作状態、ハイレベル固定停止状態、ロー� �ベル固定停止状態及び電源遮断停止状態の� �々の劣化特性を記憶している。

 (制御部の構成)
 制御部50bは、電源動作判定部51と放電動作� �理部52bと充電動作処理部53bと状態制御部54b� �を備える。

 放電動作処理部52bは、電源動作判定部51� �ら放電動作処理指令信号を受けて、論理ブ� �ック300a~300dの夫々について、劣化度保持部32 0に記憶されている図14の格納テーブルのフィ ールド「劣化度」の格納内容を次のようにし て更新し、劣化度保持部320が計測しているク ロック数を“0”にリセットする。

 図15に示すように、放電動作処理部52bは� �対象の論理ブロックのフィールド「動作停� �状態」に格納されている動作停止状態(動作� ��態、ハイレベル固定停止状態、ローレベル� ��定停止状態、電源遮断停止状態)に対応する 劣化特性を劣化度保持部320から読み出す。そ して、放電動作処理部52bは、対象の論理ブロ ックのフィールド「劣化度」から劣化度を読 み出し、読み出した劣化度が劣化特性の曲線 上に位置するように、読み出した劣化特性を 時間軸方向に平行に移動する。そして、放電 動作処理部52bは、劣化度保持部320が保持して いるクロック数にクロック信号CLKの周期を乗 算し、前回の構成の切り替わりから今回の構 成の切り替わりまでの時間(以下、「処理時� �」という。)を算出する。続いて、放電動作� ��理部52bは、移動後の劣化特性の曲線上を処� ��時間進めた位置の劣化度を新たな劣化度と� ��、対象の論理ブロックのフィールド「劣化� ��」に格納する。

 更に、放電動作処理部52bは、論理ブロッ� ��300a~300dのうち、半導体集積回路1bがこれか� �行う処理を実行する上で動作が必要な論理� �ロックのみ動作させる論理ブロック(動作状� ��にする論理ブロック)に決定し、それ以外の 論理ブロックを電源遮断を行うことによって 動作を停止させる論理ブロック(電源遮断停� �状態にする論理ブロック)に決定する。そし� ��、放電動作処理部52bは、各論理ブロックの� ��作停止状態の情報を含む第1状態通知信号を 状態制御部54bへ出力する。これとともに、放 電動作処理部52bは、図14の格納テーブルにお� ��て、動作状態にする論理ブロックに決定し� ��論理ブロックに対応するフィールド「動作� ��止状態」に“動作状態”を格納し、電源遮� ��停止状態にする論理ブロックに決定した論� ��ブロックに対応するフィールド「動作停止� ��態」に“電源遮断停止状態”を格納する。

 充電動作処理部53bは、電源動作判定部51� �ら充電動作処理指令信号を受けて、論理ブ� �ック300a~300dの夫々について、図15を参照して 説明した処理内容と実質的に同じ処理内容を 実行して、劣化度保持部320に記憶されている 図14の格納テーブルのフィールド「劣化度」� ��格納内容を更新する。そして、充電動作処� ��部53bは、劣化度保持部320が計測しているク� ��ック数を“0”にリセットする。

 また、充電動作処理部53bは、論理ブロッ� ��300a~300dのうち、半導体集積回路1bがこれか� �行う処理を実行する上で動作が必要な論理� �ロックを動作させる論理ブロック(動作状態� ��する論理ブロック)に決定する。さらに、充 電動作処理部53bは、動作状態にする論理ブロ ックに決定された論理ブロック以外の各論理 ブロックを、上記の更新後の図14の格納テー� ��ルの劣化度に基づいて、動作状態にする論� ��ブロック、電源遮断停止状態にする論理ブ� ��ック、ハイレベル固定停止状態にする論理� ��ロック及びローレベル固定停止状態にする� ��理ブロックの何れかに決定する。そして、� ��電動作処理部53bは、各論理ブロックの動作� ��止状態の情報を含む第2状態通知信号を状態 制御部54bへ出力する。これとともに、充電動 作処理部53bは、図14の格納テーブルにおいて� ��動作状態にする論理ブロックに決定した論� ��ブロックに対応するフィールド「動作停止� ��態」に“動作状態”を格納し、電源遮断停� ��状態にする論理ブロックに決定した論理ブ� ��ックに対応するフィールド「動作停止状態� ��に“電源遮断停止状態”を格納する。また� ��充電動作処理部53bは、ローレベル固定停止� ��態にする論理ブロックに決定した論理ブロ� ��クに対応するフィールド「動作停止状態」� ��“ローレベル固定停止状態”を格納し、ハ� ��レベル固定停止状態にする論理ブロックに� ��定した論理ブロックに対応するフィールド� ��動作停止状態」に“ハイレベル固定停止状� ��”を格納する。

 状態制御部54bは、第1状態通知信号に基づ いて、また、第2状態通知信号に基づいて、� �態制御線81a~83aの各制御信号の信号レベルを� ��御する。

 但し、論理ブロックを動作状態にする場� ��、状態制御部54bは、動作状態にする論理ブ� ��ックに対応する状態制御線81aの制御信号の� ��号レベルをハイレベル、状態制御線82aの制� ��信号の信号レベルをローレベル、且つ、状� ��制御線83aの制御信号の信号レベルをハイレ� ��ルにする。

 また、論理ブロックをハイレベル固定停� ��状態にする場合、状態制御部54bは、ハイレ� ��ル固定停止状態にする論理ブロックに対応� ��る状態制御線81aの制御信号の信号レベルを� ��ーレベル、状態制御線82aの制御信号の信号� ��ベルをローレベル、且つ、状態制御線83aの� ��御信号の信号レベルをハイレベルにする。

 さらに、論理ブロックをローレベル固定� ��止状態にする場合、状態制御部54bは、ロー� ��ベル固定停止状態にする論理ブロックに対� ��する状態制御線82aの制御信号の信号レベル� ��ハイレベル、且つ、状態制御線83aの制御信� ��の信号レベルをハイレベルにする。

 さらに、論理ブロックを電源遮断停止状� ��にする場合、状態制御部54bは、電源遮断停� ��状態にする論理ブロックに対応する状態制� ��線83aの制御信号の信号レベルをローレベル� ��する。

 <動作>
 図11から図15を参照して構成を示した半導体 集積回路1bの動作について図16を参照しつつ� �明する。図16は図11の半導体集積回路1bが行� �論理ブロック制御処理の手順を示すフロー� �ャートである。

 電源動作判定部51は、半導体集積回路1bが 構成を切り替えるタイミングにおいて、電源 動作検出部60から入力される電源動作通知信� ��に基づいて電源手段の動作が放電動作か充� ��動作かを判定する(ステップS301)。

 電源動作判定部51によって電源手段の動� �が放電動作であると判定された場合には(S301 :放電)、放電動作処理部52b及び状態制御部54b� ��、図17に処理手順を示す放電動作ブロック� �御処理を実行する(ステップS302)。一方、電� �動作判定部51によって電源手段の動作が充電 動作であると判定された場合には(S301:充電)� �充電動作処理部53b及び状態制御部54bは、図18 及び図19に処理手順を示す充電動作ブロック� ��御処理を実行する(ステップS303)。

 (放電動作ブロック制御処理)
 図16の放電動作ブロック制御処理(ステップS 302)について図17を参照しつつ説明する。図17� ��図16の放電動作ブロック制御処理(ステップS 302)の手順を示すフローチャートである。

 放電動作処理部52bは、図14の格納テーブ� �において、各論理ブロック300a~300dの劣化度� �算出及び更新を行い、劣化度保持部320が計� �しているクロック数を“0”にリセットする( ステップS331)。

 放電動作処理部52bは、半導体集積回路1b� �これから行う処理(対象の処理)を実行する上 で動作が必要な論理ブロックのみ動作させる 論理ブロック(動作状態にする論理ブロック)� ��決定し、それ以外の論理ブロックを電源遮� ��することによって動作を停止させる論理ブ� ��ック(電源遮断停止状態にする論理ブロック )に決定する(ステップS332)。

 状態制御部54bは、各論理ブロック300a~300d� ��ステップS332において決定された動作停止状 態(動作状態、電源遮断停止状態)になるよう� ��、状態制御線81a~83aの各制御信号の信号レベ ルを制御する(ステップS333)。これによって、 各論理ブロック300a~300dは、ステップS332にお� �て決定された動作停止状態になる。

 放電動作処理部52bは、図14の格納テーブ� �において、各論理ブロック300a~300dのフィー� �ド「動作停止状態」の格納内容をステップS3 32において決定した動作停止状態(動作状態、 電源遮断停止状態)に更新する(ステップS334)� �そして、制御部50bは図16の処理に戻る。

 (充電動作ブロック制御処理)
 図16の充電動作ブロック制御処理(ステップS 303)について図18及び図19を参照しつつ説明す� ��。図18及び図19は図16の充電動作ブロック制� ��処理(ステップS303)の手順を示すフローチャ� ��トである。

 充電動作処理部53bは、図14の格納テーブ� �において、各論理ブロック300a~300dの劣化度� �算出及び更新を行い、劣化度保持部320が計� �しているクロック数を“0”にリセットする( ステップS351)。

 充電動作処理部53bは、論理ブロック300a~30 0dの更新後の劣化度のうち最大の劣化度を特� ��し、特定した最大の劣化度に対して予め定� ��られた第1係数、第2係数及び第3係数を乗算� ��ることによって第1閾値、第2閾値及び第3閾� ��を算出する(ステップS352)。なお、第1係数、 第2係数及び第3係数は0以上1以下の値である� �そして、第1係数の値が最も大きく、第2係数 の値が2番目に大きく、第3係数の値が最も小� ��い。

 充電動作処理部53bは、半導体集積回路1b� �これから行う処理(対象の処理)を実行する上 で動作が必要な論理ブロックを動作させる論 理ブロック(動作状態にする論理ブロック)に� ��定する(ステップS353)。なお、ステップS353に おいて、動作させる論理ブロックに決定され た論理ブロックを「動作ブロック」と言う。

 充電動作処理部53bは、動作ブロック以外� ��論理ブロックの全てをステップS355~ステッ� �S362の処理対象にしたかを判定する(ステップ S354)。

 充電動作処理部53bは、動作ブロック以外� ��全てを処理対象にしていないと判定すると( S354:NO)、処理対象にしていない論理ブロック� ��1つに注目する(ステップS355)。そして、充電 動作処理部53bは、注目している論理ブロック の劣化度が第1閾値以上であるか否かを判定� �る(ステップS356)。

 充電動作処理部53bは、注目している論理� ��ロックの劣化度が第1閾値以上であると判定 すると(S356:YES)、注目している論理ブロック� �最も劣化が進みにくい電源遮断停止状態に� �る論理ブロックに決定し(ステップS357)、ス� �ップS354の処理へ移行する。一方、充電動作� ��理部53bは、注目している論理ブロックの劣� ��度が第1閾値以上でないと判定すると(S356:NO) 、注目している論理ブロックの劣化度が第2� �値以上であるか否かを判定する(ステップS358 )。

 充電動作処理部53bは、注目している論理� ��ロックの劣化度が第2閾値以上であると判定 すると(S358:YES)、注目している論理ブロック� �2番目に劣化が進みにくいローレベル固定停� ��状態にする論理ブロックに決定し(ステップ S359)、ステップS354の処理へ移行する。一方、 充電動作処理部53bは、注目している論理ブロ ックの劣化度が第2閾値以上でないと判定す� �と(S358:NO)、注目している論理ブロックの劣� �度が第3閾値以上であるか否かを判定する(ス テップS360)。

 充電動作処理部53bは、注目している論理� ��ロックの劣化度が第3閾値以上であると判定 すると(S360:YES)、注目している論理ブロック� �3番目に劣化が進みにくい動作状態にする論� ��ブロックに決定し(ステップS361)、ステップS 354の処理へ移行する。一方、充電動作処理部 53bは、注目している論理ブロックの劣化度が 第3閾値以上でないと判定すると(S360:NO)、注� �している論理ブロックを最も劣化が進みや� �いハイレベル固定停止状態にする論理ブロ� �クに決定し(ステップS362)、ステップS354の処� ��へ移行する。

 充電動作処理部53bによって動作ブロック� ��外の論理ブロックの全てを処理対象にした� ��判定されると(S354:YES)、状態制御部54bは、各 論理ブロック300a~300dがステップS353からステ� �プS362の処理によって決定された動作停止状� ��(動作状態、電源遮断停止状態、ローレベル 固定状態、ハイレベル固定停止状態)になる� �うに、状態制御線81a~83aの各制御信号の信号� ��ベルを制御する(ステップS363)。これによっ� ��、各論理ブロック300a~300dは、ステップS353か らステップS362の処理によって決定された動� �停止状態になる。

 充電動作処理部53bは、図14の格納テーブ� �において、各論理ブロック300a~300dのフィー� �ド「動作停止状態」の格納内容をステップS3 53からステップS362の処理によって決定された 動作停止状態(動作状態、電源遮断停止状態� �ローレベル固定停止状態、ハイレベル固定� �止状態)に更新する(ステップS364)。そして、� ��御部50bは図16の処理に戻る。

 上述した本実施の形態の半導体集積回路1 bによれば、第1及び第2の実施の形態の半導体 集積回路1,1aよる論理ブロックの劣化度の調� �より精度の高い調整が期待できる。

 ≪第4の実施の形態≫
 以下、第4の実施の形態について図面を参照 しつつ説明する。

 本実施の形態は、第1の実施の形態で説明 した半導体集積回路1を携帯電話機に搭載す� �ものである。

 本実施の形態の携帯電話機400は、図20(a)� �示すように、商用電源から電力供給を受け� �ことなく自機に取り付けられた蓄電池のみ� �ら電力供給を受けて動作する場合、動作時� �の観点から低消費電力の動作を行うことが� �ましい。なお、この場合、携帯電話機400に� �り付けられた蓄電池(上記の電源手段に対応) の動作は放電動作である。

 また、携帯電話機400は、図20(b)に示すよ� �に、コンセント420に接続された充電スタン� �410に取り付けられて商用電源から電力供給� �受けながら或いは直接コンセント420に接続� �れて商用電源から電力供給を受けながら動� �する場合、動作時間の観点からは特に低消� �電力の動作を行う必要なない。なお、この� �合、携帯電話機400に取り付けられた蓄電池� �動作は充電動作である。

 <構成>
 図20の携帯電話機400は、図21に示すように、 CPU(Central Processing Unit)401と、アンテナ402と、 通信部403と、表示部404と、操作部405と、記憶 部406と、音声処理部407と、マイク407aと、ス� �ーカ407bとを備え、携帯電話機400には蓄電池4 08が取り付けられている。

 CPU401は、携帯電話機400の全体の制御を行� ��ものであって、第1の実施の形態で説明した 半導体集積回路1を備える。但し、電源動作� �出部60は、携帯電話機400が充電スタンド410に 取り付けられ或いはコンセント420に直接接続 されている場合に、蓄電池408の動作が充電動 作であると検出し、それ以外の場合に蓄電池 408の動作が放電動作であると検出する。なお 、半導体集積回路1の構成及び動作は第1の実� ��の形態において説明した通りである。

 通信部403は、音声通信及びデータ通信用� ��通信部であって、アンテナ402を介して他の� ��器と信号の送受信を行う。通信部403は、ア� ��テナ402で受信された受信信号をCPU401へ出力� ��、CPU401から入力される送信信号をアンテナ4 02から送信する。

 表示部404は、液晶ディスプレイなどによ� ��構成されており、CPU401から入力される表示� ��ータの表示を行う。操作部405は、各種キー� ��ら構成されており、押下されたキーの押下� ��号をCPU401へ出力する。記憶部406には、携帯� ��話機400を制御するための各種制御プログラ� ��や各種アプリケーションソフトが格納され� ��いる。

 マイク407aはマイク周辺の音を集めて音声 処理部407へ出力し、音声処理部407はマイク407 bから入力されるアナログ信号をデジタル信� �に変換してCPU401へ出力する。音声処理部407� �CPU401から入力されるデジタル信号をアナロ� �信号に変換してスピーカ407bへ出力し、スピ� ��カ407bは音声処理部407から入力されるアナロ グ信号を音に変換して出力する。

 携帯電話機400は、電波状況に応じた通信� ��作、複数の通信方式の夫々に応じた通信動� ��、異なる規格でエンコードされたコンテン� ��を表示する表示動作など、半導体集積回路1 が使用する論理ブロックの数が異なる複数の 動作を行う。

 例えば、携帯電話機400は、4個の論理ブロ ックの動作が必要な第1の通信方式に応じた� �信動作を行い、1個の論理ブロックの動作が� ��要な第2の通信方式に応じた通信動作を行う 。この場合、携帯電話機400が備える半導体集 積回路1は、図8を参照して説明したように、� ��理ブロック10a~10dの動作及び停止の制御を行 う。

 ≪補足≫
 本発明は上記各実施の形態で説明した内容� ��限定されず、本発明の目的とそれに関連又� ��付随する目的を達成するためのいかなる形� ��においても実施可能であり、例えば、以下� ��あってもよい。

 (1)第1から第3の実施の形態の半導体集積� �路1はプログラマブル論理回路としたが、こ� ��に限られるものではなく、例えば、複数の� ��理ブロックを有し、1以上の論理ブロックの 単位で動作及び停止の制御が可能な半導体集 積回路であってもよい。

 (2)第1から第3の実施の形態では、論理ブ� �ック単位で動作及び停止の制御を行ってい� �が、これに限られるものではなく、例えば� �2以上の論理ブロックを単位として動作及び� ��止の制御を行うようにしてもよい。また、� ��作及び停止の制御を行うための単位とする� ��理ブロックの数が異なっていてもよく、当� ��数は1以上であってもよい。この場合、論理 ブロックの停止などの動作状態の制御に必要 な配線資源や論理資源を節約することができ る。

 (3)第1から第3の実施の形態では、論理ブ� �ック単位で動作及び停止の制御を行ってい� �が、これに限られるものではなく、1以上の� ��理素子の単位で動作及び停止の制御を行う� ��うにしてもよい。

 (4)第1及び第3の実施の形態では、クロッ� �ゲート回路12,310を論理ブロックの内部に設� �た場合であるが、全ての論理ブロックにお� �てクロックゲート回路を論理ブロックの外� �に設けてもよく、一部の論理ブロックにお� �てのみクロックゲート回路を論理ブロック� �外部に設けてもよい。

 第2及び第3の実施の形態では、電源遮断� �路220,220bを論理ブロックの内部に設けた場合 であるが、全ての論理ブロックにおいて電源 遮断回路を論理ブロックの外部に設けてもよ く、一部の論理ブロックにおいてのみ電源遮 断回路を論理ブロックの外部に設けてもよい 。

 (5)第1から第3の実施の形態では、制御部50 ,50bを論理ブロックとは別に設けているが、� �理ブロックの何れかを制御部に利用するよ� �にしてもよく、論理ブロックのある領域を� �御部に利用するようにしてもよい。なお、� �御部に利用する論理ブロックは動作を停止� �ないようにすればよく、また、制御部に利� �する論理ブロックのある領域を動作を停止� �ないようにすれば良い。この場合、制御に� �した論理粒度の論理ブロックを制御部に用� �れば、半導体集積回路の小型化や低消費電� �化を実現することができる。

 また、論理ブロックを備える半導体集積� ��路とは別の半導体集積回路に制御部50,50bを� ��載するようにしてもよい。

 (6)第1から第3の実施の形態では、論理ブ� �ックを4個としているが、論理ブロックの数� ��4個に限られるものではない。

 (7)第1の実施の形態の半導体集積回路では 、論理素子11の動作を停止させるために、ハ� ��レベルに固定されたクロック信号を論理素� ��11の制御端子に入力されるようにしている� �、これに限られるものではなく、ローレベ� �に固定されたクロック信号を論理素子の制� �端子に供給することによって当該論理素子� �動作を停止させるようにしてもよい。

 (8)第1の実施の形態では、クロックゲート 回路12としてNAND回路を用いているが、これに 限られるものではなく、例えばNOR回路を用い てもよく、クロックゲート回路の構成は特に 決まった構成にしなければならないと言うも のではない。

 同様に、第3の実施の形態では、クロック ゲート回路310として図12に示す回路構成のク� ��ックゲート回路を用いているが、クロック� ��ート回路310の回路構成は図12に示すものに� �られるものではない。

 (9)第2及び第3の実施の形態の電源遮断回� �220,220bでは、電源とモジュール260との間及び モジュール260とグランド板との間の双方にス イッチ手段を設けているが、これに限られる ものではなく、例えば、電源とモジュール260 との間のみスイッチ手段を設けてもよく、ま た、モジュール260とグランド板との間のみス イッチ手段を設けてもよい。

 また、電源遮断回路220,220bを構成するス� �ッチ手段として、NMOSトランジスタ及びPMOSト ランジスタを使用する必要は必ずしもなく、 別のスイッチ手段を用いてもよい。なお、用 いるスイッチ手段はリーク電流の少ないスイ ッチ手段であることが好ましい。

 (10)第1から第3の実施の形態において、半� ��体集積回路1,1a,1bが対象の処理を実行する上 で動作させる必要がある論理ブロック以外の 論理ブロックのうち動作させる論理ブロック に関して、クロック信号に関連する部分のみ 動作させるようにしてもよい。

 (11)第3の実施の形態では、電源手段が充� �動作している場合に、制御部50bは、動作ブ� �ック(半導体集積回路1bが対象の処理を実行� �る上で動作させることが必要な論理ブロッ� �)以外の論理ブロックの動作停止状態を、ロ� ��レベル固定停止状態、動作状態、ハイレベ� ��固定停止状態及び電源遮断停止状態の何れ� ��になるように制御しているが、これに限ら� ��るものではない。例えば、電源手段が充電� ��作している場合に、制御部は、動作ブロッ� ��以外の論理ブロックの動作停止状態を、上� ��の任意の3つの動作停止状態の何れかになる ように制御してもよく、上記の任意の2つの� �作停止状態の何れかになるように制御して� �よい。

 (12)第3の実施の形態では、電源手段が放� �動作している場合に、制御部50bは、動作ブ� �ック(半導体集積回路1bが対象の処理を実行� �る上で動作させることが必要な論理ブロッ� �)以外の論理ブロックの動作停止状態を電源� ��断停止状態になるように制御しているが、� ��れに限られるものではない。制御部は、動� ��ブロック以外の論理ブロックの動作停止状� ��をローレベル固定停止状態になるように制� ��してもよく、ハイレベル固定停止状態にな� ��ように制御してもよい。

 (13)第1から第3の実施の形態では、電源手� ��が放電動作を行っているか、充電動作を行� ��ているかによって論理ブロックの動作及び� ��止の制御の内容を切り替えるようにしてい� ��が、これに限られるものではなく、例えば� ��次のようなものであってもよい。

 例えば、電源手段がリフレッシュに関係� ��ない放電動作を行っているか、リフレッシ� ��のための放電動作を行っているかによって� ��理ブロックの動作及び停止の制御の内容を� ��り替えるようにしてもよい。この場合、リ� ��レッシュに関係しない放電動作では、図6或 いは図17のフローチャートと実質的に同じ処� ��を行い、リフレッシュのための放電動作で� ��、図7或いは図18及び図19のフローチャート� �実質的に同じ処理を行うようにすればよい� �

 又は、電源手段がリフレッシュに関係し� ��い放電動作を行っているか、リフレッシュ� ��ための放電動作を行っているか、充電動作� ��行っているかによって論理ブロックの動作� ��び停止の制御の内容を切り替えるようにし� ��もよい。この場合、リフレッシュに関係し� ��い放電動作では、図6或いは図17のフローチ� ��ートと実質的に同じ処理を行い、リフレッ� ��ュのための放電動作及び充電動作では、図7 或いは図18及び図19のフローチャートと実質� �に同じ処理を行うようにすればよい。

 (14)第1から第3の実施の形態では、電力消� ��量の抑制が不要な電源手段の動作は充電動� ��としているが、これに限られるものではな� ��、電力消費量の抑制が不要な電源手段の動� ��として、例えば、リフレッシュのための放� ��動作を挙げることができる。

 (15)第1及び第2の実施の形態では、制御部5 0は最小の停止率に予め定められた値を加算� �て得られた加算値を動作閾値としているが� �これに限られるものではなく、例えば次の� �うなものであってもよい。制御部は最小の� �止率に予め定められた係数を乗算して得ら� �た値を動作閾値としてもよい。また、制御� �は、最大のクロック遅延量に対する最小の� �ータ遅延量の率より停止率の差に起因する� �延劣化率の差が小さくなるように定められ� �値を最小の停止率に加算して得られた加算� �を動作閾値としてもよい。

 (16)第1及び第2の実施の形態では、電源手� ��が充電動作している場合に、制御部50は動� �ブロック(半導体集積回路1,1aがこれから行う 処理を実行する上で動作させることが必要な 論理ブロック)以外の論理ブロックの動作停� �状態を決定するために各論理ブロックの停� �率を用いているが、これに限られるもので� �なく、例えば、次のようなものであっても� �い。

 制御部は動作ブロック以外の論理ブロッ� ��の動作停止状態を決定するために停止時間� ��のものを用いるようにしてもよい。なお、� ��理ブロックの停止時間は半導体集積回路全� ��の動作クロック数から当該論理ブロックの� ��作クロック数を減算することによって得ら� ��た減算値にクロック信号CLKの周期を乗算す� ��ことによって算出される。

 制御部は動作ブロック以外の論理ブロッ� ��の動作停止状態を決定するために各論理ブ� ��ックの動作率を用いるようにしてもよく、� ��作時間そのものを用いるようにしてもよい� ��動作率又は動作時間を用いる場合には、例� ��ば、制御部は動作率又は動作時間が最大の� ��作率又は最大の動作時間より所定の方法に� ��って定められる値より小さい論理ブロック� ��み動作させる論理ブロックに決定するよう� ��すればよい。なお、論理ブロックの動作率� ��当該論理ブロックの動作クロック数を半導� ��集積回路全体の動作クロック数で除算する� ��とによって算出される。また、論理ブロッ� ��の動作時間は当該論理ブロックの動作クロ� ��ク数にクロック信号CLKの周期を乗算するこ� ��によって算出される。

 また、制御部は動作ブロック以外の論理� ��ロックの動作停止状態を決定するために各� ��理ブロックの動作回数を用いるようにして� ��よく、停止回数を用いるようにしてもよい� ��この場合には、動作量保持部の回路規模を� ��さくすることができる。

 更に、論理ブロック10a~10d毎に、時間を変 数とするその遅延変動量を表す関数Fを用意� �る。制御部は、F(Tstop)/F(Tall)を算出し、各論� ��ブロック10a~10dのF(Tstop)/F(Tall)が近づくよう� �各論理ブロック10a~10dの動作及び停止の制御� ��行うようにしてもよい。なお、Tstopは、対� �する論理ブロックが停止している時間、Tall� ��半導体集積回路が動作している時間である� ��

 また、遅延変動量を表す関数Fをクロック ゲート回路12,310以降の構成も考慮して定める ようにすれば、クロックスキューをより小さ くなるように制御することができる。

 (17)第1~第3の実施の形態では、制御部50,50b が論理ブロックの状態を制御するために専用 の状態制御線を用いているが、これに限られ るものではない。例えば、制御部は、半導体 集積回路1,1a、1bの構成の制御用の構成制御線 を用いて、各論理ブロックの動作停止状態を 決定した動作停止状態になるような構成情報 に基づく内部論理とすることで、各論理ブロ ックの動作停止状態を制御するようにしても よい。

 (18)第1から第3の実施の形態では、半導体� ��積回路1,1a,1bの構成が切り替わるタイミング でのみ論理ブロックを制御する状態の決定を 行うようにしているが、これに限られるもの ではなく、例えば、論理ブロックを制御する 状態の決定を所定時間周期で行うようにして もよく、また、予め決定しておくようにして もよい。

 (19)第3の実施の形態では、ハイレベル固� �停止状態、動作状態、ローレベル固定停止� �態、電源遮断停止状態の順番で劣化が進み� �すいものと仮定しているが、これに限られ� �ものではなく、実際の製品において論理ブ� �ック毎に劣化が進みやすい順番を決定する� �うにしてもよい。

 (20)第3の実施の形態では、制御部50bは各� �理ブロックの劣化度を劣化特性を時間軸方� �に平行に移動するなどして算出しているが� �これに限られるものではない。例えば、動� �状態、ローレベル固定停止状態、ハイレベ� �固定停止状態及び電源遮断停止状態の夫々� �劣化特性に対応する関数を用意しておき、� �御部は関数を利用して各論理ブロックの劣� �度を算出するようにしてもよい。

 (21)第1及び第2の実施の形態の制御部50は� �ステップS132又はS154において、半導体集積回 路1,1aがこれから行う処理を実行する上で必� �な論理ブロックの数を決定し、停止率が大� �い順番に決定した数分の論理ブロックを動� �させる論理ブロックに決定するようにして� �よい。

 また、第3の実施の形態の制御部50bは、ス テップS332又はS353において、半導体集積回路1 ,1aがこれから行う処理を実行する上で必要な 論理ブロックの数を決定し、劣化度に基づい て決定した数分の論理ブロックを動作させる 論理ブロックに決定するようにしてもよい。

 (22)第4の実施の形態の携帯電話機400は第1� ��実施の形態の半導体集積回路1を搭載するも のとしたが、これに限られるものではなく、 第2又は第3の実施の形態の半導体集積回路1a,1 bを搭載するようにしてもよく、半導体集積� �路1,1a、1bを変形した半導体集積回路を搭載� �るようにしてもよい。

 (23)第4の実施の形態では、半導体集積回� �を搭載する対象として、携帯電話機を例に� �げて説明したが、これに限られるものでは� �く、半導体集積回路を搭載する対象は、例� �ば、PDA(Personal Digital Assistant)などの携帯端� �であってもよい。また、半導体集積回路を� �載する対象は、テレビ、DVDプレイヤー及び� �ーナビゲーションシステムなどの映像表示� �置であってもよく、DVDレコーダ、ビデオカ� �ラ、デジタルスチールカメラ、セキュリテ� �カメラなどの映像記録装置であってもよい� �更に、半導体集積回路を搭載する対象は、� �信装置内の通信システムであってもよく、� �キュリティ処理システムであってもよい。

 (24)第1から第3の実施の形態の半導体集積� ��路1,1a,1bは、典型的には集積回路であるLSI(La rge Scale Integration)として実現されてよい。各 回路を個別に1チップとしてもよいし、全て� �回路又は一部の回路を含むように1チップ化� ��れてもよい。

 ここでは、LSIとして記載したが、集積度� ��違いにより、IC(Integrated Circuit)、システムLS I、スーパLSI、ウルトラLSIと呼称されること� �ある。