Die Erfindung betrifft eine Chip-Antenne, ein elektronisches Bauelement mit einer Chip- Antenne sowie ein Herstellungsverfahren für eine solche Chip-Antenne.

Solche Chip-Antennen werden auch als on-Chip-Antennen bezeichnet. Sie finden insbesondere in drahtlosen Übertragungssystemen Verwendung, die mit Millimeterwellen bis in den Terahertz-Bereich arbeiten. Zunehmend mehr Anwendungen finden sich für Radar, die schnelle Übertragung von Daten, Bildgebungssysteme und Sensoren.

Bei den genannten hohen Frequenzen werden die Aufbau- und Verbindungstechnologien im Vergleich mit Antennen für niedrigere Frequenzen schwieriger und kostenintensiver. Andererseits ist möglich, die Antenne auf engsten Raum direkt in den Transceiver-Chip zu integrieren und damit das Aufbauprinzip zu vereinfachen, weil die Wellenlängen der zu sendenden oder empfangenden elektromagnetischen Wellen kürzer sind und somit die Antennen klein genug für eine Integration auf in dem Chip sind.

Ein Problem bei der Ausführung von Chip-Antennen ist, dass Silizium, welches in den Standard CMOS- und BiCMOS-Prozessen als Substrat verwendet wird, ein relativ schlechter Träger für Antennenstrukturen ist. Der elektrische Widerstand von Silizium ist relativ niedrig, wodurch Verluste entstehen. Zudem ist die Permittivität von Silizium relativ hoch, wodurch die Ausbreitung von Wellen durch das Substrat begünstigt wird. Dadurch erwärmt sich das Substrat, und an seinen Kanten entsteht eine Streustrahlung. All dieses verringert den Wirkungsgrad einer auf Silizium-Substraten integrierten Chip-Antenne. Überdies können bei der Integration von Chip-Antennen und elektronischen Schaltungen auf ein und demselben Chip Substratwellen unerwünschte Signale auf die elektronischen Schaltungen übertragen und so Störungen hervorrufen.

Es sind verschiedene Lösungen bekannt, den Wirkungsgrad von Chip-Antennen zu erhöhen.

Ein Ansatz besteht darin, das Substrat bis auf eine bestimmte Dicke abzudünnen, sodass eine Ausbreitung aller Wellenmoden bis auf die Mode TMO unterdrückt wird. Dieses Verfahren funktioniert für GaAs als Substratmaterial, jedoch nicht für Siliziumsubstrate, und zwar aufgrund des schon erwähnten relativ geringen elektrischen Widerstandes von Silizium, der entsprechende Verluste bewirkt.

Weiterhin wurde versucht, durch Protonen-Implantation den elektrischen Widerstand des Siliziumsubstrats in der Nähe der Antennenstruktur zu erhöhen. Allerdings sind dafür spezielle technologische Ausrüstungen erforderlich.

Bekannt ist, mit Hilfe von mikromechanischen Technologien das Silizium unter den Leitbahnen der Antennenstruktur zu entfernen. Die Antennenstruktur wird dann nur noch durch eine dünne Membran getragen. Die Membran kann leicht brechen und zum Ausfall der Antenne führen.

Eine Ausführungsform einer Chip-Antenne, die gemeinsam mit einer einem Transceiver und einem Reflektor in einem Halbleiterchip untergebracht ist, wird in der Schrift US 7,943,404 beschrieben. Strahler der Antenne werden durch Strukturierung einer Metallebene eines Leitbahnstapels ausgebildet, der im Herstellungsprozess während des sogenannten Back-End-of-Line (BOL) auf die Oberfläche des Substrats aufgebracht wird. Zur Verbesserung der Eigenschaften der Chip-Antenne befindet sie sich in einer Region, in der der elektrische Widerstand des Substratmaterials durch eine Dotierung erhöht wurde. Zur Anpassung der Antenne an die gewünschte Frequenz wird der Abstand eines Reflektors, der sich auf der Unterseite des Substrats befindet, durch geeignete Abdünnung des Substrates eingestellt. Alternativ oder kombiniert mit einer Abdünnung befinden sich zwischen dem Reflektor und den Strahlern kreisförmige oder elliptische Gräben, die mit einem Material geringerer Dielektrizitätskonstante gefüllt sind. Dadurch ergibt sich eine mittlere Dielektrizitätskonstante, die niedriger als die des Substrats ist. Nachteilig ist, dass eine Ausbreitung der Wellen längs der Oberfläche des Substrats nicht wirksam unterdrückt wird und dass eine Perforation des Substrates zwischen den Strahlern und dem Reflektor die mechanische Festigkeit des Chips erheblich herabsetzt.

Eine erfindungsgemäße Chipantenne umfasst gemäß einem Vorrichtungsaspekt der vorliegenden Erfindung mindestens einen Strahler, der sich parallel zu einer Hauptoberfläche eines die Chipantenne tragenden Halbleitersubstrats erstreckt. Der Strahler ist auf einer inselartigen Trägerzone des Halbleitersubstrats angeordnet, die von mindestens einem vollständig mit einem Gas gefüllten Graben umgeben ist, welcher das Halbleitersubstrat in dessen gesamter Tiefenerstreckung durchdringt und durch mindestens einen Haltesteg überbrückt ist, welcher eine tragende Verbindung zwischen der Trägerzone und dem übrigen Halbleitersubstrat bildet.

Die Chip-Antenne der vorliegenden Erfindung zeichnet sich zunächst durch ihre mechanische Robustheit aus. Sie ermöglicht gegenüber bekannten Lösungen eine Reduzierung von Verlusten und ermöglicht es daher, einen hohen Wirkungsgrad zu erzielen, der als Verhältnis der Nutzleistung zur Summe aus Nutzleistung und Verlustleistung der Antenne definiert ist. Die Strahler der Antenne sind jeweils auf einer Zone des Substrates (Trägerzone) aufgebracht, die vom übrigen Teil des Substrates durch einen oder mehrere Gräben getrennt ist und nur einen oder mehrere durch Haltestege mit dem übrigen Teil des Substrates verbunden ist, wobei die Gräben vollständig durch das Substrat hindurchge- hen. Unter den Strahlern befinden sich keine Gräben. Durch das Vorsehen der inselartigen Trägerzone sind die Verluste der Antenne gering, die durch die Leitfähigkeit des Substratmaterials entstehen. Eine laterale Ausbreitung der Wellen innerhalb des Substrates wird durch die Gräben wirksam unterbunden. Sie können auf der Grundlage der erfindungsgemäßen Struktur in weiter unten beschriebenen Ausführungsformen durch geeignete geometrische Ausbildung der Trägerzone weiter reduziert werden.

Darüber hinaus eignet sich die erfindungsgemäße Antenne in besonderer Weise dazu, mit geringem Aufwand im Rahmen eines Standard-CMOS- oder BiCMOS-Prozess hergestellt werden. Dies wird weiter unten im Zusammenhang mit bevorzugten Ausführungsformen näher erläutert. Nachfolgend werden Ausführungsformen der erfindungsgemäßen Chipantenne beschrieben. Es können in unterschiedlichen Ausführungsformen der Erfindung verschiedene Typen von Chip-Antennen verwendet werden. Die Chip-Antenne ist in solchen unterschiedlichen Ausführungsformen beispielsweise als Monopol-, Dipol- oder als Multipol-Antenne ausgebildet. Der Strahler ist in verschiedenen Varianten beispielsweise in Form eines Längs- steifens, einer Helix, eines Mäanders, oder einer rechteckigen Metallfläche (patch) ausgebildet.

Viele Ausführungsbeispiele sehen die Ausbildung einer Vielzahl von mindestens zwei Strahlern vor, die elektrisch leitfähig miteinander verbunden sind.

In bevorzugten Ausführungsformen ist der Strahler oder sind die Strahler oberhalb des Halbleitersubstrats in einem Leitbahnstapel angeordnet, der mindestens eine Metallebene enthält. Die Strahler können in diesen Ausführungsform aufwandsarm durch die Strukturierung einer der Metallebenen M1 bis M5 des Leitbahnstapels, die üblicherweise für die Verbindung von mikroelektronischen Schaltungen verwendet werden, ausgeformt werden. Bevorzugt ist der Graben durch Wegätzen nur des Halbleitersubstrats hergestellt. Durch solches selektives Wegätzen wird der Leitbahnstapel nicht freigeätzt. Das Substrat kann beispielsweise ein Siliziumwafer sein, während der Leitbahnstapel neben metallischen Leitbahnen im Wesentlichen ein Dielektrikum, also zum Beispiel Siliziumdioxid enthält. In einer solchen oder einer ähnlichen Materialkonstellation lässt sich das Silizium des Sub- strats selektiv ätzen.

Je nach Antennentyp können auch mehrere Ebenen, also Flächen mit unterschiedlichem senkrechten Abstand von der Hauptoberfläche des Halbleitersubstrats für die Ausformung von Strahlern und Gegenelektroden verwendet werden. Entweder sind in solchen Ausführungsformen also unterschiedliche Strahler der Antenne oder sind zum einen der Strahler und zum anderen eine Gegenelektrode auf unterschiedlichen Ebenen in demselben inselartig isolierten Bereich angeordnet.

Als solche unterschiedliche Ebenen können bei diesen Ausführungsformen beispielsweise die schon erwähnten Metallebenen eines Leitbahnstapels genutzt werden. Zusätzlich oder alternativ ist in einigen Ausführungsformen mindestens ein erster der Strahler auf einer Vorderseite des Halbleitersubstrats angeordnet und mindestens ein zweiter der Strahler auf einer Unterseite des Halbleitersubstrats angeordnet. Auf der Unterseite kann zusätzlich oder alternativ auch eine Gegenelektrode angeordnet sein. Eine elektrische Verbindung zwischen solchen auf der Vorder- und der Unterseite vorhandenen Anten- nenelementen kann mittels durch das Substrat hindurch verlaufenden Vias (engl, through-substrate-vias, TSV) realisiert werden.

Die Vorderseite bildet in Ausführungsformen, bei denen eine mikroelektronische Schal- tung in das Halbleitersubstrat integriert ist, typischerweise diejenige Seite des Halbleitersubstrats, auf der die mikroelektronische Schaltung sowie der Leitbahnstapel angeordnet ist, welcher Schaltungselemente der mikroelektronischen Schaltung miteinander verbindet. In manchen Ausführungsformen, die insbesondere keine mikroelektronische Schaltung im Halbleitersubstrat beinhalten, ist die Benennung von Vorder- und Unterseite des Substrates beliebig wählbar.

Die erfindungsgemäße Chipantenne weist in vielen Ausführungsformen mindestens zwei Strahler auf, die auf unterschiedlichen inselartigen Trägerzonen angeordnet sind und die elektrisch leitfähig miteinander verbunden sind.

Die Verluste der Antenne, die durch die Leitfähigkeit des Substratmaterials entstehen, sind besonders gering, wenn nur die durch Gräben begrenzte Trägerzone zum Tragen der Strahler in etwa der Form der Strahler angepasst ist und hinreichend klein ist. Eine laterale Ausbreitung der Wellen innerhalb des Halbleitersubstrates wird durch die Gräben in solchen Ausführungsformen besonders wirksam unterbunden. Die Trägerzone hat in solchen Ausführungsformen vorzugsweise eine geometrische Ausgestaltung, bei der an jedem dem umgebenden Graben zugewandten Randpunkt des Strahlers ein senkrechter Abstand zu einem dem Strahler zugewandten Rand des Grabens klein ist. Je geringer der Abstand ist, desto weniger Verluste werden durch das Substratmaterial (beispielsweise Silizium) hervorgerufen. Andererseits ist eine Prozesstoleranz beim Herstellen des Grabens zu berücksichtigen. Wenn der Abstand zu klein angesetzt ist, kann unter Um- ständen nicht zuverlässig verhindert werden, dass ein Stück des Substratmaterials unter dem Strahler weggeätzt wird. Dies würde die effektive Permittivität verändern und die Resonanzfrequenz der Antenne verstimmen. Unter Berücksichtigung der Prozesstoleranz sollte der genannten senkrechte Abstand daher vorzugsweise zwischen 50 und 300 Mikrometer, besonders bevorzugt zwischen 100 und 150 Mikrometer betragen.

Zur Erzielung ausreichender Dämpfung einerseits und einer hohen mechanischen Stabilität der Chip-Antenne andererseits ist kann die Breite der Graben optimiert werden. Ein breiterer Graben führt zwar zu besserer Isolation als ein schmalerer Graben, fordert jedoch eine größere Chipfläche und reduziert die mechanische Stabilität. Vorzugsweise hat der die Trägerzone umgebende Graben eine laterale Erstreckung (Breite) von 100 bis 400 Mikrometern, besonders bevorzugt 150 bis 300 Mikrometern. Die mechanische Stabilität wird auch durch die Gestaltung des Haltestegs beeinflusst. Grundsätzlich sind hier verschiedene geometrische Ausführungen möglich. Der Haltesteg steht in einer bevorzugten, einfach herstellbaren Ausführungsform sowohl auf der Seite der Trägerzone als auch auf der Seite des restlichen Halbleitersubstrats entweder annähernd oder genau senkrecht vom Grabenrand ab. Insbesondere die mechanische Festigkeit der Antenne und die Resistenz gegenüber Schwingungen wird durch die laterale Breite der Haltestege für die Trägerzone beeinflusst, die entsprechend starr ausgelegt sein können. Die Breite des Haltestegs wird jedoch auch mit Blick auf den Abstand der beiden Antennendipole, auf die Breite des Grabens und mit Blick auf den Abstand zwischen dem Grabenrand und dem Strahler bestimmt. Der Haltesteg hat bevorzugt quer zu seiner Längsrichtung eine laterale Erstreckung (Breite) von zwischen 50 und 150 Mikrometer, besonders bevorzugt zwischen 80 und 120 Mikrometer.

Eine Ausführung mit einem einzigen Haltesteg ist besonders einfach und für die Minimierung der Antennenverluste besonders günstig. Ausführungen mit mehreren Stegen können aber sinnvoll sein, um beispielsweise hochfrequenztechnisch vorteilhafte geometrische Formen von Verbindungsleitungen zwischen mehreren Trägerzonen zu realisieren.

Werden mehrere Stege verwendet, müssen diese nicht die gleiche Breite aufweisen. Es kann ein Haltesteg mit relativ größerer Breite und ein Verbindungssteg mit relativ geringerer Breite verwendet werden. Mit anderen Worten, die Funktion der Sicherung der me- chanischen Stabilität der Chip-Antenne kann den verschiedenen Stegen in solchen Ausführungsformen mit unterschiedlich starker Wichtung zugeordnet sein.

Bei einer weiteren Ausführungsform der Chipantenne ist das Halbleitersubstrat mit seiner Unterseite auf einer Leiterplatte befestigt ist. Die Befestigung erfolgt insbesondere auf einer Massefläche der Leiterplatte. Zur Optimierung der hochfrequenztechnischen Eigenschaften der Chipantenne weist das Halbleitersubstrat in bevorzugten Ausführungsformen eine vorbestimmte Dicke auf, die prozesstechnisch durch kontrolliertes Abdünnen eines Ausgangssubstrats, also beispielsweise eines Wafers, etwa in Form eines Siliziumwafers erzielt werden kann. Diese Ausführungsform ist von Bedeutung insbesondere für den Fall, dass ein Reflektor an der Unterseite des Halbleitersubstrats eingesetzt wird. Das Halbleitersubstrat weist in solchen Ausführungsformen zur Vermeidung destruktiver Interferenz eine Dicke in Tiefenrichtung auf, bei welcher eine im Substrat verlaufende, von der Antenne erzeugte, an einer Unterseite des Halbleitersubstrats reflektierte Welle mit einer im Substrat verlaufenden, von der Antenne erzeugten und nicht reflektierten Welle konstruktiv interferiert. Ein Vorteil dieser Ausführungsform ist, dass das Feld in Richtung der unreflektierten Welle doppelt so stark ist.

Als Halbleitersubstrat kommen grundsätzlich verschiedene Materialien in Frage. Die Erfindung eignet sich besonders für Halbleitersubstrate mit relativ hoher Leitfähigkeit, wie sie beispielsweise bei Siliziumsubstraten gegeben ist. Die Verwendung eines Siliziumsubstrats hat den zusätzlichen Vorteil der Ingegrationsfähigkeit der Chipantenne in hochentwickelte Herstellungstechnologien wie CMOS oder BiCMOS. Die Abmessungen der Chip-Antenne können aufgrund der hohen Permittivität des Siliziumsubstrates gering sein. Das Halbleitersubstrat ist in dazu alternativen Ausführungsformen ein Silizium-Germaniumsubstrat, ein Galliumarsenidsubstrat, oder ein Galliumnitridsubstrat, ohne mit diesen Beispielen die Verwendbarkeit anderer Substrate auszuschließen zu wollen. Die erfindungsgemäße Chipantenne ist in vorteilhaften Weiterbildungen in einer der zuvor oder weiter unten beschriebenen Ausführungsformen in ein elektronisches Bauelement integriert, welches außer einer solchen Chipantenne mindestens eine mit der Chipantenne elektrisch verbundenen elektronischen Schaltkreis enthält. Der elektronische Schaltkreis ist in bevorzugten Ausführungsbeispielen monolithisch im Halbleitersubstrat inte- griert. Auf diese Weise können Sender-, Empfänger oder Senderempfänger-Chips für Hochfrequenzstrahlung mit integrierter Chipantenne bereitgestellt werden, die von den oben beschriebenen Vorteilen der erfindungsgemäßen Chipantenne profitieren. Aber auch elektronischen Bauelemente, die als System-in-Package ausgebildet sind, bilden vorteilhafte Weiterbildungen der Erfindung. Bei einem System-in-Package ist der elektro- nische Schaltkreis in einem zweiten, mit dem ersten Halbleitersubstrat als System-In- Package in einer gemeinsamen Verpackung verbunden Halbleitersubstrat angeordnet ist. Bei manchen solcher Ausführungsformen hat das Halbleitersubstrat der Chipantenne keinen monolithisch integrierten elektronischen Schaltkreis. Einen Verfahrensaspekt der vorliegenden Erfindung bildet ein Verfahren zur Herstellung einer Chipantenne, umfassend

- Herstellen einer inselartigen Trägerzone in einem Halbleitersubstrat durch Herstellen mindestens eines, vollständig mit einem Gas gefüllten Graben, der den inselartig isolierten Bereich umgibt,

- wobei der Graben durch das Halbleitersubstrat hindurch in dessen gesamter Tiefe hindurch ausgebildet wird und mindestens ein den Graben überbrückender Haltesteg belassen wird, welcher eine tragende Verbindung zwischen dem inselartig isolierten Bereich des Halbleitersubstrats und dem übrigen Bereich des Halbleitersubstrats bildet,

- Herstellen der Chipantenne mit mindestens einem Strahler, der sich parallel zu einer Hauptoberfläche des die Chipantenne tragenden Halbleitersubstrats in dem inselartig isolierten Bereich erstreckt,

- wobei das Ausbilden des Grabens entweder vor oder nach dem Herstellen der Chipantenne erfolgt.

Das Verfahren dieses zweiten Aspektes der Erfindung teilt die Vorteile der Chipantenne des ersten Aspekts der Erfindung. Das Ausbilden des Grabens kann wie erwähnt vor oder nach dem Herstellen der Chipantenne erfolgen. Bevorzugt erfolgt die Ätzung jedoch nach der Fertigung aller anderen Komponenten, also auch nach dem Herstellen der Chipantenne.

Die in das Substrat eingebrachten Gräben werden in einer bevorzugten Ausführungsform des Verfahrens von der Unterseite des Substrates aus durch Trockenätzen hergestellt.

Für die Anwendung wird das Halbleitersubstrat vorzugsweise auf eine bestimmte Dicke abgedünnt und direkt auf die Massefläche einer Leiterplatte aufgeklebt.

In einer anderen Ausführungsform wird eine Metallebene auf die Unterseite des Chips aufgebracht, die durch ein Via mit der Oberseite elektrisch verbunden wird. Die Abdünnung des Chips erfolgt in einer Weise, dass die reflektierte Welle mit der nichtre- flektierten Welle konstruktiv interferiert. Nachfolgend werden weitere Ausführungsbeispiele unter Bezugnahme auf die Figuren beschrieben. In den Figuren zeigen:

Fig. 1 eine schematische Draufsicht einer Chip-Antenne gemäß einem Ausführungsbeispiel der Erfindung;

Fig. 2 eine schematische Schnittansicht der Chip-Antenne der Fig. 1 entlang der Linie A-A;

Fig. 3 eine schematische perspektivische Ansicht der Chip-Antenne der Fig. 1 und 2;

Fig. 4 eine schematische Querschnittansicht eines weiteren Ausführungsbeispiels einer Chip-Antenne gemäß der vorliegenden Erfindung.

Nachfolgend wird unter paralleler Bezugnahme der Fig. 1 bis 3 ein erstes Ausführungsbeispiel einer Chip-Antenne 102 gemäß der vorliegenden Erfindung beschrieben, die in ein elektronischen Bauelements in Form eines Chips 100 integriert ist. Die Darstellungen in den Fig. 1 bis 3 sind lediglich schematisch. Insbesondere ist jeweils nur ein lateraler Ausschnitt des Chips 100 dargestellt, der die Chip-Antenne 102 enthält. Weitere laterale Abschnitte des Chips 100, die beispielsweise monolithisch integrierte elektronische Schaltkreise enthalten, sind der Einfachheit der Darstellung halber hier nicht grafisch repräsentiert. In Fig. 3 wird teilweise auf Details verzichtet, die in den beiden Darstellungen der Fig. 1 und 2 eingezeichnet sind. Dies dient allein der besseren grafischen Darstellbarkeit.

Die Chip-Antenne 102 ist auf einem Halbleitersubstrat ausgebildet, das hier ein Siliziumwafer 104 ist. Der Siliziumwafer 104 ist ein übliches, in CMOS- oder BiCMOS- Prozessen eingesetztes Halbleitersubstrat.

Der Siliziumwafer 104 ist vorliegend mit an seiner Unterseite 106 mit einem metallischen Reflektor 108 verbunden. Der Reflektor kann beispielsweise eine Massefläche einer Leiterplatte sein, auf die der Chip 100 mit seiner Unterseite 106 festgeklebt ist. In einer alternativen, hier nicht dargestellten Ausführungsform ist der Reflektor eine auf der Unterseite 106 des Siliziumwafers 104 durch einen Abscheideprozess aufgebrachte Metallebene. Diese kann durch ein durch den Wafer hindurch verlaufendes Via mit der Substratoberseite und der dort angeordneten Chip-Antenne 102 elektrisch verbunden wird. Die Chip-Antenne 102 ist auf einer Oberseite des Siliziumwafers 104 angeordnet, und zwar auf einer zweiten Ebene M2 eines Leitbahnstapels 1 10. Die Leitbahnebene M2 bildet im vorliegenden Ausführungsbeispiel die höchste Leitbahnebene des Leitbahnstapels 1 10. Unter ihr ist lediglich eine weitere Leitbahnebene, nämlich die unterste Leit- bahnebene M1 angeordnet. Die beiden Leitbahnebenen M1 und M2 sind durch ein Zwischenebenen-Dielektrikum (engl, interlevel dielectric, ILD) 1 12 voneinander elektrisch isoliert.

Die Chip-Antenne 102 auf der zweiten Leitbahnebene M2 hat zwei Strahler 1 14 und 1 16. Die Strahler 1 14 und 1 16 sind jeweils als gerade, stabförmige Leitbahnabschnitte reali- siert. Die beiden Strahler 1 14 und 1 16 sind durch einen ebenfalls als metallischer Leitbahnabschnitt ausgebildeten Antennensteg 1 18 miteinander elektrisch leitfähig verbunden. Die beiden Strahler 1 140 und 1 160 zweigen vom Antennensteg 1 18 jeweils in der Mitte ihrer Längserstreckung ab. So bilden die beiden Strahler 1 14 und 1 16 zusammen mit dem Antennensteg 1 18 in etwa die Form des Großbuchstaben H, d.h. eines gefalte- ten Dipols. Eine Antennenspeisung 120 ist in den Fig. 1 und 3 schematisch angedeutet.

Bei der Chip-Antenne 102 bildet die erste Metallisierungsebene M1 des Leitbahnstapels 1 10 eine Masseebene. Unterhalb der Strahler 1 14 und 1 16 ist auf der Metallisierungsebene M1 jedoch kein Metall vorgesehen.

Die beiden Strahler 1 14 und 1 16 sind im Gegensatz zum Antennensteg 1 18 auf inselarti- gen Trägerzonen 122 und 124 des Halbleitersubstrats 104 ausgebildet. Wie besonders deutlich in der Querschnittzeichnung der Fig. 2 und der Perspektiven Ansicht der Fig. 3 erkennbar ist, sind die beiden Trägerzonen 122 und 124 durch Gräben 126 und 128 vom übrigen Siliziumwafer 104 isoliert. Die Gräben 126 und 128 sind bei dem Chip 100 des vorliegenden Ausführungsbeispiels mit Luft gefüllt. Sie können jedoch auch mit einem anderen Gas oder Vakuum gefüllt sein. Eine auch nur teilweise Füllung der Gräben mit einem festen dielektrischen Material ist im Rahmen der vorliegenden Erfindung ausgeschlossen.

Durch Haltestege 130, 132 und Haltestege 134 und 136 sind die beiden Trägerzonen 122 und 124 mechanisch jeweils an den umgebenden Siliziumwafer 104 gekoppelt. Die Verbindungsstege 130 bis 134 teilen die beiden Gräben 126 und 128 in jeweils zwei Grabenteile 126.1 , 126.2 sowie 128.1 , 128.2. Abgesehen von den Haltestegen 130 bis 136 werden die beiden Strahler 1 14 und 1 16 vollständig von den Gräben 126 und 128 umgeben. Die Grabenbreite beträgt typischerweise etwa 150 bis 300 Mikrometer. Die Trägerzonen sind in Ihrer geometrischen Form der Stabform der Strahler 1 14 und 1 16 angepasst. Im vorliegenden Beispiel sind sie ebenfalls etwa stabförmig, jedoch mit abgerundeten Längsenden. Der Abstand zwischen den Strahlern und dem umgebenden Graben wird so klein wie prozesstechnisch möglich gehalten. Typischerweise liegt er im Bereich von 100-150 Mikrometer. Auf diese Weise können die Antennenverluste reduziert werden.

Durch Verwendung abgerundeter Längsenden der Trägerzonen kann der Abstand vom Grabenrand zum Rand des Dipols vorteilhafterweise stets gleichgehalten werden.

Die Haltestege 130 bis 136 sorgen für eine mechanisch stabile Anbindung der so gebilde- ten Trägerzonen 122 und 124 an den Siliziumwafer 104. Die Breite der Haltestege 132 und 134 beträgt beispielsweise 100 Mikrometer.

Im vorliegenden Ausführungsbeispiel sind die äußeren Haltestege 130 und 136 breiter als die innen Haltestege 132 und 134. Die beiden äußeren Haltestege 130 und 136 bilden auf diese Weise die für die mechanische Stabilität wesentliche Verbindung der jeweiligen Trägerzonen 122 und 124 an den Siliziumwafer 104. Die beiden inneren Verbindungsstege 132 und 134 dienen im Wesentlichen zur Herstellung einer elektrischen Verbindung der beiden Strahler 1 14 und 1 16 durch den Antennensteg 1 18, welcher über die beiden Verbindungstege 132 und 134 verläuft. Es ist im Rahmen der vorliegenden Erfindung auch möglich, zumindest eine der Trägerzonen durch nur einen Haltesteg mit dem um- gebenden Substrat zu verbinden.

Die Herstellung des Chips 100 beinhaltet übliche Prozessschritte eines CMOS- oder BiCMOS-Prozesses, ergänzt um das Herstellen der inselartigen Trägerzonen 122 und 124. Dafür werden die Gräben 126 und 128 von der Unterseite 106 des Siliziumwafers 104 her durch reaktives lonenätzen ausgebildet. Dieser Schritt erfolgt im vorliegenden Ausführungsbeispiel nach Herstellung des Leitbahnstapels 1 10 mit den oben beschriebenen Leitbahnstrukturen der Chip-Antenne 102. Die Herstellung der Chip-Antenne 102 kann durch diese Prozessführung in bekannte CMOS- oder BiCMOS-Prozesse im Rahmen der backend-Prozessierung eingebunden werden.

Fig. 4 zeigt eine schematische Querschnittdarstellung eines weiteren Ausführungsbei- spiels einer Chip-Antenne 202 auf einem Chip 200. Das vorliegende Ausführungsbeispiel ähnelt in vielen Merkmalen dem ersten Ausführungsbeispiel, welches in den Fig. 1 bis 3 dargestellt ist. Daher ist mit Fig. 4 allein eine der Querschnittdarstellung der Fig. 2 ent- sprechende Querschnittdarstellung des Ausführungsbeispiels gezeigt. Die nachfolgende Beschreibung konzentriert sich vorwiegend auf Unterschiede des vorliegenden Ausführungsbeispiels gegenüber dem oben beschriebenen ersten Ausführungsbeispiels.

Bei dem Chip 200 des vorliegenden Ausführungsbeispiels ist die Chip-Antenne 202 in einem Leitbahnstapel 204, der in diesem Beispiel fünf Metallebenen M1 bis M5 aufweist, auf der obersten Metallebene M5 ausgebildet und von einer Passivierungsschicht 203 bedeckt. Ihre Form entspricht der im ersten Ausführungsbeispiel gezeigten. Strahler und den Antennensteg sind also auf der fünften Metallebene M5 angeordnet, jedoch in der vereinfachten Darstellung der Fig. 4 nicht näher ausgeführt. Die Leitbahnebenen M2 bis M4 enthalten in an sich bekannter Weise Leitbahnen zur Verbindung elektronischer Bauelemente einer im Chip 200 monolithisch integrierten elektronischen Schaltung (nicht dargestellt) und können auch zur Verbindung der elektronischen Bauelemente mit der Antenne verwendet werden. Die Leitbahnebene M1 bildet im vorliegenden Beispiel eine Masse-Ebene. Zwischen den Metallebenen M1 bis M5 sind jeweils Zwischenebenen- Dielektrika angeordnet, wie es an sich von Leitbahnstapeln nach herkömmlichen Technologien bekannt ist.

Ein Graben 206 erstreckt sich im vorliegenden Ausführungsbeispiel von einer Unterseite eines Siliziumsubstrats 208 durch das Siliziumsubstrat hindurch, jedoch nicht in den Leitbahnstapel 204 hinein. Der Graben enden also vor oder unmittelbar am substratseiti- gen Ende des Leitbahnstapels.

Das Siliziumsubstrat 204 ist mit seiner Unterseite auf einem Reflektor 210 befestigt, der die Effizienz der Chip-Antenne erhöht.

Der Strahler ist in einem anderen Ausführungsbeispiel auf einem allein von dielektrischem Material gebildeten Schichtstapel ausgebildet (hier nicht dargestellt). Lateral neben diesem Schichtstapel können in dieser Variante Leitbahnen angeordnet sein.