以下、本発明の実施形態を図面に基づい� ��説明する。

 実施形態について説明する前に、後述す� ��本発明の実施形態に係る画像表示装置の比� ��対象となる画像表示装置(比較対象技術に係 る画像表示装置)について、図1から図13に基� �いて説明する。ここでは、画像表示装置は� �いわゆる電流値によって発光輝度を調節す� �有機ELディスプレイを備えて構成される。こ の画像表示装置では、多数の画素が配置され 、各画素に有機EL素子が配置されている。

 <画素回路の構成>
 図1は、比較対象技術に係る画像表示装置を 構成する1画素分の画素回路(駆動回路)7の構� �例を示す図である。

 画素回路7は、有機EL素子(OLED)1、駆動トラ ンジスタ2、閾値(Vth)補償用トランジスタ3、� �よびコンデンサ4を備える。

 有機EL素子1は、有機物などで構成され、� ��光層を流れる電流量によって発光輝度が変� ��する発光素子である。この有機EL素子1は、� ��ノード電極1aとカソード電極1bとを有してお り、アノード電極1aは、給電線のうちで有機E L素子1の発光時に高電位側となる電源線とし� ��のVDD線Lvdに対して電気的に接続される。カ� ��ード電極1bは、給電線のうちで有機EL素子1� �発光時に低電位側となる電源線としてのVSS� �Lvsに対して駆動トランジスタ2を介して電気� ��に接続される。

 駆動トランジスタ2は、有機EL素子1に対し て電気的に直列に接続され、有機EL素子1にお ける電流量を調整することで有機EL素子1の発 光輝度を制御するトランジスタである。ここ では、駆動トランジスタ2は、キャリアが電� �であるタイプ(n型)のMIS(Metal Insulator Semiconduc tor)構造を採用した電界効果トランジスタ(FET: Field Effect Transistor)の一種である薄膜トラン� ��スタ(TFT:Thin Film Transistor)、すなわちn-MISFETT FTによって構成される。

 この駆動トランジスタ2は、第1から第3電� ��2ds,2sd,2gを有している。第1電極2dsは、有機EL 素子1のカソード電極1bに対して電気的に接続 され、有機EL素子1が発光する際、すなわち有 機EL素子1に対して順方向の電流が流れる際に ドレイン電極(以下「ドレイン」と略称する)� ��して機能する。有機EL素子1に対して逆方向� ��電流が流れる際には、ソース電極(以下「ソ ース」と略称する)として機能する。また、� �2電極2sdは、VSS線Lvsに対して電気的に接続さ� ��、有機EL素子1に対して順方向の電流が流れ� ��際にソース電極(ソース)として機能する。� �機EL素子1に対して逆方向に電流が流れる際� �は、ドレイン電極(ドレイン)として機能する 。更に、第3電極2gは、いわゆるゲート電極(� �下「ゲート」と略称する)であり、コンデン� ��4の一方の電極(第7電極4a)に対して電気的に� ��続される。

 また、駆動トランジスタ2では、第3電極2g に印加される電位、より詳細には第1電極2ds� �たは第2電極2sdと第3電極2gとの間(すなわちゲ ートとソースとの間)に印加される電圧値が� �整されることで、第1電極2dsと第2電極2sdとの 間(以下「第1-2電極間」とも称する)において� ��れる電流量が調整される。そして、この第3 電極(ゲート)2gに印加される電位により、駆� �トランジスタ2は、第1-2電極間(すなわちドレ インとソースとの間)において電流が流れ得� �状態(導通状態)と、電流が流れ得ない状態(� �導通状態)とに選択的に設定される。

 Vth補償用トランジスタ3は、駆動トランジ スタ2が通電状態となる場合の、駆動トラン� �スタ2の第2電極2sdに対する第3電極2gの電位の 下限値(所定の閾値電圧Vth)を検出するととも� ��、駆動トランジスタ2のゲート電圧を、閾値 電圧Vth(以下「閾値Vth」と略称する)に調整す� ��トランジスタである。なお、ここでは、Vth� ��償用トランジスタ3も、駆動トランジスタ2� �同様にn-MISFETTFTによって構成される。

 このVth補償用トランジスタ3は、第4から� �6電極3ds,3sd,3gを有している。第4電極3dsは、� �動トランジスタ2の第1電極2dsと有機EL素子1の カソード電極1bとを電気的に接続する配線に� ��して導電可能に接続される。すなわち、第4 電極3dsは、駆動トランジスタ2の第1電極2dsに� ��して電気的に接続される。また、第5電極3sd は、接続点T1において駆動トランジスタ2の第 3電極(ゲート)2gとコンデンサ4とを電気的に接 続する配線に対して導電可能に接続される。 すなわち、駆動トランジスタ2のゲート2gに対 して電気的に接続される。更に、第6電極3gは 、いわゆるゲート電極であり、走査信号線Lss に対して電気的に接続される。

 また、Vth補償用トランジスタ3では、第6� �極3gに印加される電位、より具体的には第4� �極3dsまたは第5電極3sdと第6電極3gとの間(すな わちゲートとソースとの間)に印加される電� �値が調整されることで、第4電極3dsと第5電極 3sdとの間(以下「第4-5電極間」とも称する)に� ��いて流れる電流の量(電流量)が調整される� �そして、この第6電極(ゲート)3gに印加される 電位により、Vth補償用トランジスタ3は、第4- 5電極間(ドレインとソースとの間)において電 流が流れ得る状態(導通状態)と、電流が流れ� ��ない状態(非導通状態)とに選択的に設定さ� �る。

 ここで、有機EL素子1は、電流値によって� ��光輝度が制御されるため、発光時における� ��動トランジスタ2のゲート電圧の変化に対し て、発光輝度が敏感に変動する。特に、駆動 トランジスタ2がアモルファスシリコンを用� �て構成された場合には、駆動トランジスタ2� ��とに閾値Vthが異なる傾向にある。よって、� ��素毎に異なる閾値Vthを補償する機能(Vth補償 機能)を持たせないと、所望の発光輝度と実� �の発光輝度との間に違いが生じ、結果とし� �画素間で発光輝度のムラが生じてしまう。

 そこで、Vth補償用トランジスタ3は、発光 前において各画素に駆動トランジスタ2のゲ� �ト電圧を閾値Vthに合わせることで、駆動ト� �ンジスタ2における閾値Vthのばらつきを補償� ��るVth補償機能を実現するために設けられて� ��る。

 コンデンサ4は、駆動トランジスタ2の第3� ��極2gに対して電気的に接続される第7電極4a� �、画像信号線Lisに対して電気的に接続され� �第8電極4bとを備えて構成されている。なお� �コンデンサ4の保持容量を所定値Csとする。

 ところで、有機EL素子1は、発光時と逆の� ��圧が印加されるとコンデンサとして機能し� ��この容量(EL素子容量)を所定値Coとする。ま� ��、駆動トランジスタ2は、第2電極2sdと第3電� ��2gとの間(以下「第2-3電極間」とも称する)の 寄生容量CgsTdと、第1電極2dsと第3電極2gとの間 (以下「第1-3電極間」とも称する)の寄生容量C gdTdとを有する。更に、Vth補償用トランジス� �3は、第5電極3sdと第6電極3gとの間(以下「第5- 6電極間」とも称する)の寄生容量CgsTthと、第4 電極3dsと第6電極3gとの間(以下「第4-6電極間� �とも称する)の寄生容量CgdTthとを有する。な� ��、寄生容量CgsTd,CgdTd,CgsTth,CgdTthは、それぞれ 駆動トランジスタ2、およびVth補償用トラン� �スタ3の構成によって決定される所定値の容� ��である。

 図2は、図1で示した画素回路7の回路構成( 図中太線で記載)に対して、寄生容量CgsTth,CgdT th,CgsTd,CgdTdとEL素子容量Coとに係る回路構成(� �中細線で記載)を加えた模式図である。

 図2で示すように、画素回路7では、有機EL 素子1の両電極間にはEL素子容量Coを有するコ� ��デンサ(素子コンデンサ)1cが存在し、駆動ト ランジスタ2の第2-3電極間には寄生容量CgsTdを 有するコンデンサ2gsが存在し、駆動トランジ スタ2の第1-3電極間には寄生容量CgdTdを有する コンデンサ2gdが存在する。更に、Vth補償用ト ランジスタ3の第5-6電極間には寄生容量CgsTth� �有するコンデンサ3gsが存在し、Vth補償用ト� �ンジスタ3の第4-6電極間には寄生容量CgdTthを� ��するコンデンサ3gdが存在する。

 なお、ここでは、1つの画素回路7に着目� �て説明したが、有機ELディスプレイ全体では 、画素回路7が多数存在する。このため、走� �信号線Lssも多数存在する。そこで、以下で� �、多数の走査信号線Lssを、適宜「第N走査信� ��線(Nは自然数)Lss」と称する。

 <有機EL素子の発光に関する駆動方法>
 図3は、有機EL素子1を発光させる際の信号波 形(駆動波形)を示すタイミングチャートであ� ��。図3では、横軸が時刻を示し、上から順に 、(a)VDD線Lvdに印加される電位(電位Vdd)、(b)VSS� ��Lvsに印加される電位(電位Vss)、(c)第1走査信� ��線Lssに印加される信号の電位(電位Vls1)、(d)� ��2走査信号線Lssに印加される信号の電位(電� �Vls2)、(e)画像信号線Lisに印加される信号の電 位(電位Vlis)、の波形が示されている。

 また、図3では、有機EL素子1を1回発光さ� �るための駆動波形が示されており、1回の発� ��に係る期間は、時間順次に、Cs初期化期間P1 (時刻t11~t12)、準備期間P2(時刻t12~t13)、Vth補償� ��間P3(時刻t13~t14)、書込期間P4(時刻t14~t15)、素 子初期化期間P5(時刻t15~t16)、および発光期間P 6(時刻t16~)を備えて構成される。なお、書込� �間P4における電位Vlisは、各有機EL素子1の発� �輝度によって決まる任意の値であるため、� �3では、当該電位が存在し得る範囲に斜線ハ� ��チングが便宜的に付されている。

 図4から図8は、比較対象技術に係る画像� �示装置を駆動させる際に、画素回路7に着目� ��て、各期間において発生する画素回路7の電 流の流れを例示する図である。図4から図8で� ��、画素回路7のうち、電流の流れに寄与する 回路は太線で示され、電流の流れにほとんど 寄与しない回路は細線で示されている。

 以下、図3および図4から図8を適宜参照し� ��つ、比較対象技術に係る画像表示装置の駆� ��方法について説明する。

 ○Cs初期化期間P1:
 図4では、Cs初期化期間P1(以下適宜「期間P1� �と略する)での画素回路7における電流の流れ が例示されている。

 期間P1では、VDD線LvdおよびVSS線Lvsにそれ� �れ所定の正の高電位VDD(例えば15V)が印加され 、全走査信号線Lssに所定の正の高電位VgH(例� �ば15V)が印加され、画像信号線Lisに所定の基� ��電位(ここでは0V)が印加される。

 このとき、Vth補償用トランジスタ3につい ては、走査信号線Lssにおける高電位VgHの印加 により、第6電極(ゲート)3gに高電位VgHに応じ� ��正電位が印加され、導通状態となる。一方� ��駆動トランジスタ2については、VDD線LvdとVSS 線Lvsとが略同電位であるため、駆動トランジ スタ2がオフとなり、非導通状態となる。

 したがって、期間P1では、図4において白� ��きの矢印で示すように、VDD線LvdからVth補償� ��トランジスタ3の第4および第5電極3ds,3sdを介 してコンデンサ4に向けて電流が流れ、コン� �ンサ4に所定量の電荷(例えば、15Vに応じた電 荷量)が蓄積される。

 なお、期間P1における時間経過とともに� �ンデンサ4に蓄積される電荷量が高まると、� ��動トランジスタ2において、第3電極(ゲート) 2gに所定値を超える正電位が印加され、導通� ��態となることもあり得る。しかし、VDD線Lvd� ��よびVSS線Lvsがともに同電位VDDに設定されて� ��るため、駆動トランジスタ2の第1-2電極間で 電流は流れない。

 ○準備期間P2:
 図5では、準備期間P2(以下適宜「期間P2」と� ��する)での画素回路7における電流の流れが� �示されている。

 期間P2では、VDD線Lvdに負の所定電位-Vp(例� ��ば-7V)が印加され、VSS線Lvsに所定の基準電位 (ここでは0V)が印加され、全走査信号線Lssに� �定の低電位VgL(例えば-10V)が印加され、画像� �号線Lisに所定の高電位VdH(例えば10V)が印加さ れる。

 このとき、Vth補償用トランジスタ3につい ては、走査信号線Lssにおける低電位VgLの印加 により、第6電極(ゲート)3gにはほとんど正の� ��位が印加されないため、非導通状態となる� ��駆動トランジスタ2については、画像信号線 Lisにおける高電位VdHの印加により、第3電極(� ��ート)2gに高電位VdHに応じた正電位(例えば15+ 10=25V)が印加され、導通状態となる。

 そして、VDD線LvdよりもVSS線Lvsの方がVpだ� �電位が高いため、図5において白抜きの矢印� ��示すように、VSS線Lvsから駆動トランジスタ2 の第2および第1電極2sd,2dsを介して、有機EL素� ��1に向けて電流が流れる。その結果、有機EL� ��子1すなわち素子コンデンサ1cにVDD線LvdとVSS� ��Lvsとの間の電位差に応じた所定量の電荷(例 えば7Vに応じた電荷)が蓄積される。

 ○Vth補償期間P3:
 図6では、Vth補償期間P3(以下適宜「期間P3」� ��略する)での画素回路7における電流の流れ� �例示されている。

 期間P3では、VDD線LvdおよびVSS線Lvsにそれ� �れ所定の基準電位(ここでは0V)が印加され、� ��走査信号線Lssに高電位VgHが印加され、画像� ��号線Lisに高電位VdH(例えば10V)が印加される� �

 このとき、Vth補償用トランジスタ3につい ては、走査信号線Lssにおける高電位VgHの印加 により、第6電極(ゲート)3gに高電位VgHに応じ� ��正電位が印加され、導通状態となる。また� ��駆動トランジスタ2については、期間P3の初� ��では、コンデンサ4に蓄積された電荷と画像 信号線Lisに印加された電位VdHにより、導通状 態となる。

 したがって、期間P3の初期では、図6にお� ��て白抜きの矢印で示すように、コンデンサ4 に蓄積された電荷に伴う電流が、コンデンサ 4からVth補償用トランジスタ3の第5および第4� �極3sd,3dsに流れ、更には駆動トランジスタ2の 第1および第2電極2ds,2sdを介してVSS線Lvsに向け て流れる。また、素子コンデンサ1cに蓄積さ� ��た電荷に伴う電流が、駆動トランジスタ2の 第1および第2電極2ds,2sdを介してVSS線Lvsに向け て流れる。

 ところが、コンデンサ4に蓄積された電荷 に伴う電流が、コンデンサ4からVSS線Lvsに向� �て流れるにつれて、コンデンサ4に蓄積され� ��電荷が減少する。そして、駆動トランジス� ��2の第2電極2sdに対する第3電極2gの電位Vgs(以� ��「第3-2電極間」とも称する)が閾値Vthまで減 少すると、駆動トランジスタ2は、非導通状� �となる。このとき、コンデンサ4には、閾値V thに応じた電荷が蓄積された状態となる。こ� ��ように、期間P3では、閾値Vthに応じた電荷� �コンデンサ4に蓄積されて、画素ごとに異な� ��閾値Vthのばらつきが補償される。

 ○書込期間P4:
 図7では、書込期間P4(以下適宜「期間P4」と� ��する)での画素回路7における電流の流れが� �示されている。

 期間P4では、VDD線LvdおよびVSS線Lvsにそれ� �れ基準電位0Vが印加されるとともに、画素デ ータ信号に応じた電荷の蓄積を行う処理(デ� �タ書込処理)の実施対象画素において、走査� ��号線Lssに高電位VgHが印加され、画像信号線L isに電位(VdH-Vdata)が印加される。なお、電位Vd ataは、画素データ信号の電位であり、画像を 構成する画素の輝度の階調に対応する値に応 じた電位である。

 このとき、Vth補償用トランジスタ3につい ては、走査信号線Lssにおける高電位VgHの印加 により、ゲートに高電位VgHに応じた正電位が 印加され、導通状態となる。一方、駆動トラ ンジスタ2については、画像信号線Lisに対し� �、期間P3における電位VdH以下の電位(VdH-Vdata)� ��印加され、ゲート電圧が閾値Vth以下となる� ��め、非導通状態となる。

 したがって、期間P4では、図7において白� ��きの矢印で示すように、有機EL素子1(すなわ ち素子コンデンサ1c)からVth補償用トランジス タ3の第4および第5電極3ds,3sdを介してコンデ� �サ4に向けて電流が流れる。その結果、コン� ��ンサ4に既に蓄積された閾値Vthに応じた電荷 の上に電位Vdataに応じた電荷が加算されて蓄� ��される。すなわち、期間P4においては、コ� �デンサ4に有機EL素子1の発光輝度に応じた電� ��が蓄積される。換言すれば、期間P4では、� �素回路7において画素データ信号に応じた電� ��がコンデンサ4に蓄積される。

 コンデンサ4の第7電極4aの電位(駆動トラ� �ジスタ2のゲート電位)の変化量は、画像信号 線Lisの電位の変化量と、コンデンサ4の保持� �量Csと素子コンデンサ1cのEL素子容量Coとの比 (容量比)との積である。すなわち、画像信号� ��Lisの電位がVdHからVdataに変化する場合、駆� �トランジスタ2のゲート電位が、(Vdata-VdH)・Cs /(Cs+Co)だけ変化する。例えば、VdH=10V,Vdata=5V、 Cs:Co=1:2である場合には、画像信号線Lisの電位 が-5V変化し、駆動トランジスタ2のゲート電� �は、有機EL素子1からコンデンサ4に対する電� ��の移動により、(5-10)・1/(1+2)=-5/3V変化する。 このようにコンデンサ4に蓄積される電荷の� �動により、画像信号線Lisの電位の変化が駆� �トランジスタ2のゲート電位に反映される。

 ○素子初期化期間P5:
 素子初期化期間P5(以下適宜「期間P5」と略� �る)については、VDD線LvdおよびVSS線Lvsにそれ� ��れ所定の負電位-Vpが印加され、全走査信号� ��Lssに低電位VgLが印加され、画像信号線Lisに� ��電位VdHが印加される。このとき、Vth補償用� ��ランジスタ3が非導通状態となり、駆動トラ ンジスタ2が導通状態となる。そして、VDD線Lv dとVSS線Lvsとの間に電位差がなく、VSS線Lvsが� �電位-Vpに設定されているため、有機EL素子1(� ��なわち素子コンデンサ1c)に蓄積された電荷� ��、VSS線Lvsに抜けて、有機EL素子1に蓄積され� ��電荷が放出される。

 ○発光期間P6:
 図8では、発光期間P6(以下適宜「期間P6」と� ��する)での画素回路7における電流の流れが� �示されている。

 期間P6では、VDD線Lvdに正の高電位VDDが印� �される。VSS線Lvsに基準電位0Vが印加される。 走査信号線Lssに低電位VgLが印加される。画像 信号線Lisに高電位VdHが印加される。

 このとき、Vth補償用トランジスタ3につい ては、走査信号線Lssにおける低電位VgLの印加 により、非導通状態となる。駆動トランジス タ2については、画像信号線Lisに対して高電� �VdHが印加されるため、期間P4においてコンデ ンサ4に蓄積された電荷量(電位Vdataに応じた� �荷量)に応じた電位分だけVgsが、閾値Vthより� ��高くなり、導通状態となる。

 例えば、Vdata=5V、Cs:Co=1:2である場合には� �期間P4においてコンデンサ4に蓄積される電� �が、閾値Vthよりも5/3Vだけ低い電位([Vth-5/3]V)� ��対応する。そして、期間P6では、画像信号� �Lisに対して期間P4よりもVdata(=5V)分だけ高い� �位が印加され、第3電極(ゲート)2gに対して、 閾値Vthよりも10/3Vだけ高い電位([Vth+10/3]V=[Vth-( 5/3)+5]V)が印加される。

 そして、VDD線LvdがVSS線Lvsよりも電位VDD分� ��け高電位であり、駆動トランジスタ2が電位 Vdataに応じて第1-第2電極間で電流が流れる導� ��状態となる。このため、図8において白抜き の矢印で示すように、有機EL素子1に対して電 位Vdataに応じた電流が流れる。その結果、有� ��EL素子1が電位Vdataに応じた輝度で発光する� �つまり、期間P6では、各画素から画素データ 信号に応じた輝度の光が出射される。

 ここで、有機EL素子1が発光する際の駆動� ��ランジスタ2に関して、Vgs,Vdata,Vthの間には� �下式(1)が成立する。

 上式(1)のa,dは定数である。

 また、駆動トランジスタ2の第1-2電極間(� �レイン-ソース間)で流れる電流をIdsとすると 、下式(2)が成立する。

 有機EL素子1の発光輝度は、有機EL素子1を� ��れる電流密度に略比例するため、図3で示し た駆動波形を用いた制御により、各画素にお いて所望の発光輝度が得られる。

 画像表示装置で表示される画面の実際の輝� ��(すなわち視認される輝度)は、時間順次に� �光させている期間中の輝度にデューティー(� ��機EL素子1を1回発光させる1フレーム分の期� �(以下「1フレーム期間」と称する)を占める� �光期間P6の比率、すなわち[発光期間/1フレー ム期間])を乗じたものである。例えば、期間P 6中の輝度が500cd/m ² 、デューティーが0.4(すなわち発光期間の占� �率が40%)の場合、実際の輝度は500cd/m ² に0.4を乗じた200cd/m ² になる。

 ところで、上述したように、有機EL素子1� ��発光輝度は、有機EL素子1における電流密度� ��略比例するが、有機EL素子1を流れる電流密� ��が高いほど有機EL素子1の劣化が促進され、� ��機EL素子1の短寿命化、ひいては画像表示装� ��の寿命の短期化を招く。

 ここで、画像表示装置の長寿命化を図る� ��めの1手法として、電流密度の低下を意図し たデューティーの向上が考えられる。そして 、デューティーを向上させるためには、1フ� �ーム期間のうちの期間P6以外の期間P1~P5を短� ��しなければならないが、期間P2,P4,P5は既に� �分短いため、Vth補償期間P3を短くする工夫が 考えられる。

 しかしながら、本願発明者らは、Vth補償� ��間P3を単に短くしたのでは、種々の問題が� �生することを見出した。この問題について� �下説明する。

 図9は、駆動トランジスタ2における第3-2� �極間(すなわちゲート-ソース間)の電位差(電� ��値)Vgsと第1-2電極間(すなわちドレイン-ソー� ��間)を流れる電流の電流値Idsとの関係を例示 する図である。図9では、上式(2)を用いて算� �される電圧値Vgsと電流値Idsとの関係が破線� �示され、実験的に求められた電圧値Vgsと電� �値Idsとの関係が実線で示されている。

 図9から明らかなように、電圧値Vgsが閾値 Vth(ここでは約2.1V)近傍に設定された場合、電 流値Idsについては、実測値の方が算出値より も大きな値となる。つまり、駆動トランジス タ2では、電圧値Vgs=閾値Vthに設定されても、� ��レイン-ソース間を流れる電流(以下「漏れ� �流」と称する)が発生する。

 図10は、Vth補償期間P3を2ミリ秒(ms)に設定� ��た際における駆動トランジスタ2のゲート-� �ース間の電位差(電圧値)Vgsの経時的な変化(� �測値)を例示する図であり、図11は、期間P3を 2msに設定した際の駆動トランジスタ2におけ� �ドレイン-ソース間の電位差(電圧値)Vdsの経� �的な変化(実測値)を例示する図である。ここ では、期間P3の開始時点では、電圧値Vgs,Vdsが ともに8Vに設定されるように調整した。

 なお、図10および図11の横軸が期間P3の開� ��時からの時間経過を示し、図10の縦軸が電� �値Vgsを示し、図11の縦軸が電圧値Vdsを示して いる。また、図10および図11では、閾値Vthが� �なる5種類の駆動トランジスタ2に係る電圧値 Vgs,Vdsの経時変化、すなわち、上から順に、� �値Vth=6.2Vの場合の経時変化(細線)、閾値Vth=5.2 Vの場合の経時変化(細破線)、閾値Vth=4.2Vの場� ��の経時変化(細一点鎖線)、閾値Vth=3.2Vの場合 の経時変化(太線)、閾値Vth=2.2Vの場合の経時� �化(太破線)がそれぞれ示されている。

 電圧値Vgsについては、図10で示すように� �期間P3の開始から100μs程度で閾値Vthに到達し た後、ドレイン-ソース間における漏れ電流� �より徐々に低下した。そして、期間P3の開始 から2msで期間P4に移行する際に、駆動トラン� ��スタ2のゲート電位において、Vth補償用トラ ンジスタ3によるいわゆる突き抜け(Vth補償用� ��ランジスタ3のゲート電位の変化に伴って寄 生容量で電位が変動する現象)が生じて、駆� �トランジスタ2の電圧値Vgsが、0.3~0.4V程度急� �した。その後は、駆動トランジスタ2の電圧� ��Vgsは略一定で推移した。

 なお、本明細書では、Vth補償用トランジ� ��タ3のゲート電位の変化により非導通状態に 移行する際における駆動トランジスタ2のゲ� �トの電位変化量を「突き抜け」と称する。

 このように、期間P4へ移行した後に、駆� �トランジスタ2の電圧値Vgsが略一定で保持さ� ��るのは、Vth補償用トランジスタ3がソース-� �レイン間で電流が流れ得ない非導通状態と� �り、コンデンサ4から電荷が抜けないからで� ��る。

 また、期間P2において有機EL素子1(すなわ� ��素子コンデンサ1c)に蓄積された電荷に起因� ��た電圧値Vdsについては、図11で示すように� �期間P3の初期(開始から700μs迄)では急激に減� ��し、期間P3の中期から終期(700μs~2ms)にかけ� �徐々に減少した。そして、期間P3から期間P4� ��移行する際に、いわゆる突き抜けが生じて� ��駆動トランジスタ2の電圧値Vdsが、0.5V程度� �落した。その後は、駆動トランジスタ2の電� ��値Vdsは略一定で推移した。

 このように、期間P4へ移行した後に、駆� �トランジスタ2の電圧値Vdsが略一定で保持さ� ��る現象は下記メカニズムによるものである� ��図9で示したように、電圧値Vgsが閾値Vthを下 回った後も、期間P3が十分な時間だけ継続さ� ��るため、駆動トランジスタ2のドレイン-ソ� �ス間における漏れ電流の発生により、駆動� �ランジスタ2の電圧値Vgsが十分低下される。� ��の結果、駆動トランジスタ2のドレイン-ソ� �ス間で漏れ電流がほとんど発生しない状態� �至るため、素子コンデンサ1cからVSS線Lvsに電 荷がほとんど抜けないのである。なお、Vgsが Vthを下回る量はVthに依らないため、全画素で 同じオフセット電圧が生じるだけであり、各 画素のVthの違いを検出するのに支障は無い。

 図12は、Vth補償期間P3を0.2ミリ秒(ms)に設� �した際の駆動トランジスタ2におけるゲート- ソース間の電位差(電圧値)Vgsの経時的な変化( 実測値)を例示する図であり、図13は、期間P3� ��0.2msに設定した際の駆動トランジスタ2にお� ��るドレイン-ソース間の電位差(電圧値)Vdsの� ��時的な変化(実測値)を例示する図である。� �こでも、期間P3の開始時点では、電圧値Vgs,Vd sがともに8Vに設定されるように調整した。

 なお、図10および図11と同様に、図12およ� ��図13の横軸が期間P3の開始時からの時間経過 を示し、図12の縦軸が電圧値Vgsを示し、図13� �縦軸が電圧値Vdsを示している。また、図10お よび図11と同様に、図12および図13では、閾値 Vthが異なる5種類の駆動トランジスタ2に係る� ��圧値Vgs,Vdsの経時変化、すなわち、上から順 に、閾値Vth=6.2Vの場合の経時変化(細線)、閾� �Vth=5.2Vの場合の経時変化(細破線)、閾値Vth=4.2 Vの場合の経時変化(細一点鎖線)、閾値Vth=3.2V� ��場合の経時変化(太線)、閾値Vth=2.2Vの場合の 経時変化(太破線)がそれぞれ示されている。

 電圧値Vgsについては、図12で示すように� �期間P3(経過時間=0~0.2ms)の間に閾値Vthを下回� �値まで急速に減少する。そして、期間P3の開 始から0.2msで期間P4に移行する際(経過時間=0.2 ms)に、駆動トランジスタ2のゲート電位にお� �て、Vth補償用トランジスタ3のゲート電位変� ��による突き抜けが生じ、駆動トランジスタ2 の電圧値Vgsが、0.3~0.4V程度急落した。その後� ��、駆動トランジスタ2の電圧値Vgsは略一定で 推移した。

 このように、期間P4へ移行した後に、駆� �トランジスタ2の電圧値Vgsが略一定で保持さ� ��るのは、Vth補償用トランジスタ3がソース-� �レイン間で電流が流れ得ない非導通状態と� �り、コンデンサ4から電荷が抜けないからで� ��る。

 電圧値Vdsについては、図13で示すように� �期間P3の初期(経過時間=0~0.2ms)の間に急激に� �少するとともに、急激な減少の途中で、期� �P3から期間P4に移行する。そして、期間P3か� �期間P4に移行する際(経過時間=0.2ms)に、いわ� ��る突き抜けが生じて、駆動トランジスタ2の 電圧値Vdsが0.5V程度急落した。更に、その後� �駆動トランジスタ2の電圧値Vdsは、時間経過� ��ともに徐々に減少していく傾向を示した。

 このように、期間P4へ移行した後に、駆� �トランジスタ2の電圧値Vdsが時間経過ととも� ��徐々に減少していくのは下記メカニズムに� ��るものである。図9で示したように、電圧値 Vgsが閾値Vthを下回った後に期間P3が少しの間� ��けしか継続されず、駆動トランジスタ2のド レイン-ソース間における漏れ電流が発生す� �ことにより駆動トランジスタ2の電圧値Vgsが� ��下される量が十分でなく、駆動トランジス� ��2のドレイン-ソース間で漏れ電流が発生す� �状態が維持される。このため、素子コンデ� �サ1cからVSS線Lvsに電荷が徐々に抜けていくこ ととなる。

 そして、期間P4への移行からデータ書込� �理が行われるまでの時間は、画像表示装置� �構成する画素の位置や画像表示装置の駆動� �法によっても異なり、素子コンデンサ1cから の電荷の抜け量は、期間P4への移行から300μs� ��間でも0.1V以上に達する。

 したがって、Vth補償期間P3を単に短くし� �のでは、書込期間P4に移行した直後にデータ 書込処理が行われる画素と、期間P4に移行し� ��から相当な期間が経過された後にデータ書� ��処理が行われる画素との間で、素子コンデ� ��サ1cから抜ける電荷量に差が出る。このた� �、データ書込処理時にコンデンサ4に蓄積さ� ��る電荷量が素子間でばらつき、発光期間P6� �おける駆動トランジスタ2のゲート電圧が所� ��の値からずれるため、画像表示装置の画面� ��おいて所望の輝度が得られず、輝度のムラ� ��発生してしまう。

 また、書込期間P4では、1本の画像信号線L isに共通に接続されている複数の画素間にお� ��て、1つの画素に対するデータ書込処理時に 画像信号線Lisに印加される電位がデータ書込 処理前の他の画素に対して影響を及ぼす。

 より詳細には、例えば、1つの画素におい て、高輝度に対応する電荷をコンデンサ4に� �積する場合には、画像信号線Lisに印加され� �電位が相対的に低くなり、低輝度に対応す� �電荷をコンデンサ4に蓄積する場合には、画� ��信号線Lisに印加される電位が相対的に高く� ��る。したがって、1つの画素に係る画像信号 線Lisに高電位が印加される場合には、データ 書込処理前の他の画素においても画像信号線 Lisに高電位が印加されるため、駆動トランジ スタ2のゲート電圧が上昇し、駆動トランジ� �タ2のドレイン-ソース間で漏れ電流が発生し 易くなる。

 その結果、1本の画像信号線Lisに共通に接 続されている画素群のうち、低輝度の発光を 行う画素が所定数以上存在している場合には 、所望の輝度が得られない。つまり、1本の� �像信号線Lisに共通に接続されている複数画� �のうちの低輝度の発光を行う画素が占める� �合の違いにより、画像表示装置の画面にお� �て筋状のムラ(いわゆるクロストーク)の発生 を招いてしまう。

 そこで、本願発明者らは、Vth補償期間P3� �短くしても、画面上に輝度ムラやクロスト� �クが発生し難い画像表示装置およびその駆� �方法を創出した。これについて以下に説明� �る。

 <第1実施形態>
  <画像表示装置の概略構成>
 図14は、本発明の第1実施形態に係る画像表� ��装置の概略構成を例示する図である。

 携帯電話機1Aは、表示制御部100と表示部20 0とを備えた携帯可能な電子機器であり、動� �をはじめとした各種画像を表示部200で表示� �る画像表示装置として機能する。なお、以� �では、携帯電話機1Aを適宜「画像表示装置1A� ��とも称する。

 表示制御部100は、画像信号に基づいて、� ��示部200における画像表示を制御する部位で� ��る。

 表示部200は、例えば、略長方形の輪郭を� ��する有機ELディスプレイ(organic electroluminesce nce display)と、表示制御部100より供給される� �種信号が入力されるドライバ手段とを備え� �構成された部位である。有機ELディスプレイ は、有機材料に電流を流すことで材料自らが 発光する自発光型の発光素子を有する自発光 型画像表示装置である。

 また、有機ELディスプレイは、発光輝度� �対応するデータ信号(画素データ信号)を各画 素に供給するための画像信号線と、当該画像 信号線に対して略直交するように設けられ、 各画素に走査信号を供給するための走査信号 線とを有している。なお、走査信号は、各画 素に画像信号線を介して画素信号を供給する タイミングを制御するための信号である。

 ドライバ手段は、画像信号線に対して電� ��的に接続され、画素信号を画像信号線に供� ��するタイミングを制御するXドライバ(画像� �号線駆動回路)と、走査信号線に対して電気� ��に接続され、走査信号を走査信号線に供給� ��るタイミングを制御するYドライバ(走査信� �線駆動回路)とを備えている。例えば、携帯� ��話機1Aでは、Xドライバは有機ELディスプレ� �の短辺に沿って配置され、Yドライバは有機E Lディスプレイの長辺に沿って配置されてい� �。

  <表示部の概略構成>
 図15は、表示部200の概略構成を示すブロッ� �図である。なお、図15では、方位関係を明確 化するために直交するXYの2軸が示されている 。

 表示部200は、有機ELディスプレイAA、タイ ミング発生回路TC、給電制御部EC、画像信号� �駆動回路(Xドライバ)Xd、および走査信号線駆 動回路(Yドライバ)Ydを備えている。

 有機ELディスプレイAAには、多数の画素回 路7Aが縦方向(Y方向)ならびに横方向(X方向)に� ��ってマトリックス状(すなわち格子状)に配� �されている。そして、Y方向に平行な画素回� ��7Aの列ごとに画像信号線Lisがそれぞれ設け� �れ、各画像信号線Lisが複数の画素回路7Aに対 して電気的に共通に接続されている。また、 X方向に平行な画素回路7Aの行ごとに、走査信 号線Lssがそれぞれ設けられ、各走査信号線Lss が複数の画素回路7Aに対して電気的に共通に� ��続されている。

 タイミング発生回路TCは、表示制御部100� �ら送られてくる画像データ(例えば、RGBの画� ��信号)Dに同期させて、画像信号線駆動回路Xd から各画像信号線Lisに対する画素信号の供給 タイミングを制御する信号を画像信号線駆動 回路Xdに対して送出し、走査信号線駆動回路Y dから各走査信号線Lssに対する走査信号の供� �タイミングを制御する信号を走査信号線駆� �回路Ydに対して送出する。

 画像信号線駆動回路Xdは、タイミング発� �回路TCからの信号に応答して、画像信号線Lis に対して画素信号を供給する。また、走査信 号線駆動回路Ydは、タイミング発生回路TCか� �の信号に応答して、走査信号線Lssに対して� �査信号を供給する。このようなタイミング� �生回路TCの制御により、画像信号線Lisを介し て各画素回路7Aに画素信号が適宜供給される� ��

 給電制御部ECは、各画素回路7Aに対する電 力(具体的には発光などに要する電力)の供給� ��制御する部分であり、ハードウェアすなわ� ��回路構成によって実現されても良いし、ソ� ��トウェアがCPUで実行されることで実現され� ��も良い。

  <画素回路の構成>
 図16は、画像表示装置1Aを構成する1画素の� �動回路(画素回路)7Aの構成を例示する図であ� ��。

 画素回路7Aでは、比較対象技術に係る画� �回路7のVth補償用トランジスタ3が、本発明の 特徴的な機能・構成を有するVth補償用トラン ジスタ3Aに置換されている。

 以下、第1実施形態に係る画素回路7Aにつ� ��て説明するが、ここでは、画素回路7Aのう� �、画素回路7と同様な部分には同じ符号を付� ��て説明を省略し、異なる部分について主に� ��明する。

 Vth補償用トランジスタ3Aは、比較対象技� �に係るVth補償用トランジスタ3と同様に、駆� ��トランジスタ2の第1-2電極間(すなわちドレ� �ン-ソース間)で電流が流れ得る駆動トランジ スタ2の第3-2電極間(すなわちゲート-ソース間 )の電位差(すなわちゲート電圧)の下限値(閾� �Vth)を検出するとともに、駆動トランジスタ2 のゲート電圧を閾値Vthに調整するものである 。なお、Vth補償用トランジスタ3Aは、比較対� ��技術に係るVth補償用トランジスタ3と同様に 、いわゆるn-MISFETTFTによって構成される。

 また、Vth補償用トランジスタ3Aは、比較� �象技術に係るVth補償用トランジスタ3と同様� ��他の部分と電気的に接続される。具体的に� ��、Vth補償用トランジスタ3Aの第4電極3dsが、� ��動トランジスタ2の第1電極2dsと有機EL素子1� �カソード電極1bとを電気的に接続する配線に 対して導電可能に接続されることで、駆動ト ランジスタ2の第1電極2dsに対して電気的に接� ��される。

 また、Vth補償用トランジスタ3Aの第5電極3 sdが、接続点T1において駆動トランジスタ2の� ��3電極(ゲート)2gとコンデンサ4の第7電極4aと� ��電気的に接続する配線に対して導電可能に� ��続されることで、駆動トランジスタ2の第3� �極(ゲート)2gに対して電気的に接続される。� ��に、Vth補償用トランジスタ3Aの第6電極(ゲー ト)3gが、走査信号線Lssに対して電気的に接続 される。

 そして、Vth補償用トランジスタ3Aには第6- 5電極間の寄生容量CgsTthAと第6-4電極間の寄生� ��量CgdTthAとが生じる。

 図17は、図2と同様に、図16で示した画素� �路7Aの回路構成(図中太線で記載)に対して、� ��生容量CgsTthA,CgdTthA,CgsTd,CgdTdとEL素子容量Coと に係る回路構成(図中細線で記載)を加えた回� ��図である。

 図17で示すように、画素回路7Aでは、有機 EL素子1の両電極間にはEL素子容量Coを有する� �ンデンサ(素子コンデンサ)1cが存在する。駆� ��トランジスタ2の第2-3電極間には寄生容量Cgs Tdを有するコンデンサ2gsが存在し、駆動トラ� ��ジスタ2の第1-3電極間には寄生容量CgdTdを有� ��るコンデンサ2gdが存在する。また、Vth補償� ��トランジスタ3Aの第5-6電極間には寄生容量Cg sTthAを有するコンデンサ3Agsが存在し、Vth補償 用トランジスタ3Aの第4-6電極間には寄生容量C gdTthAを有するコンデンサ3Agdが存在する。

 画素回路7Aでは、比較対象技術とは異な� �、Vth補償用トランジスタ3Aの寄生容量CgsTthA,C gdTthAについて、下式(3)の関係を成立させるこ とで、寄生容量CgsTthAが増加するように調整� �れている。

 上式(3)の関係を成立させる調整手法とし� ��は、例えば、Vth補償用トランジスタ3Aの素� �構造において、第5電極3sdと第6電極3gとが対� ��する面積の方が、第4電極3dsと第6電極3gとが 対向する面積よりも大きくなれば、上式(3)の 関係が成立する。

 そして、例えば、第5電極3sdと第6電極3gと が対向する面積を第4電極3dsと第6電極3gとが� �向する面積よりも2倍以上大きくすることで� ��寄生容量CgsTthAを、寄生容量CgdTthAよりも2倍� ��上と十分大きな値に設定することができる� ��

 以下、比較対象技術に係る寄生容量CgsTth, CgdTthを共に3.6フェムトファラド(fF)とし、本� �施形態では、寄生容量CgdTthAが3.6fF、寄生容� �CgsTthAが寄生容量CgsTthの5倍の18fFに設定され� �いる例について説明する。

  <駆動方法>
 図18は、画像表示装置1Aを駆動させる際の信 号波形(駆動波形)を示すタイミングチャート� ��ある。図18では、図3と同様に、横軸が時刻� ��表し、上から順に、(a)VDD線Lvdに印加される� ��位(電位Vdd)、(b)VSS線Lvsに印加される電位(電� ��Vss)、(c)第1走査信号線Lssに印加される信号� �電位(電位Vls1)、(d)第2走査信号線Lssに印加さ� ��る信号の電位(電位Vls2)、(e)画像信号線Lisに� ��加される信号の電位(電位Vlis)、の波形が示� ��れている。

 また、図18では、図3と同様に、有機EL素� �1を1回発光させるための駆動波形が示されて おり、1回の発光に係る期間は、時間順次に� �Cs初期化期間P1(時刻t1~t2)、準備期間P2(時刻t2~ t3)、Vth補償期間P3(時刻t3~t4)、書込期間P4(時刻 t4~t5)、素子初期化期間P5(時刻t5~t6)、および発 光期間P6(時刻t6~)を備えて構成される。なお� �書込期間P4における電位Vlisは、各有機EL素子 1の発光輝度によって決まる任意の値である� �め、図18では、図3と同様に、当該電位が存� �し得る範囲に斜線ハッチングが便宜的に付� �れている。

 なお、画像表示装置1Aの駆動時(具体的に� ��期間P1~P6)における画素回路7Aの電流の流れ� �ついては、比較対象技術に係る画素回路7に� ��けるもの(すなわち、図4から図8で示したも� ��)と同様であるため、ここでは説明を省略す る。また、VDD線LvdとVSS線Lvsとの間に対する電 圧の印加、すなわち画素回路7Aに対する電力� ��供給(給電)は、給電制御部ECによって制御さ れる。

 また、図18で示す期間P1~P6において各部に 印加される電位については、図3で示したも� �と同様なものとなっているため、ここでは� �明を省略する。

 ただ、図18で示す期間P1~P6の長さについて は、Vth補償期間P3(図18で砂地ハッチングが付� ��れた時刻t3~t4の期間)のみが、図3で示した期 間P3よりも短くなっている。

 具体的には、図18で示す期間P1(時刻t1~t2)� �図3で示した期間P1(時刻t11~t12)とが同じ長さ� �あり、図18で示す期間P2(時刻t2~t3)と図3で示� �た期間P2(時刻t12~t13)とが同じ長さであり、図 18で示す期間P4(時刻t4~t5)と図3で示した期間P4( 時刻t14~t15)とが同じ長さであり、図18で示す� �間P5(時刻t5~t6)と図3で示した期間P5(時刻t15~t16 )とが同じ長さである一方、図18で示すVth補償 期間P3(時刻t3~t4)の方が、図3で示した期間P3(� �刻t13~t14)よりも短くなっている。例えば、図 3で示した期間P3が2ms、図18で示す期間P3が0.2ms であるような場合が挙げられる。

  <Vth補償期間の短縮化とその影響につい� ��>
 図19は、Vth補償期間P3を0.2msに設定した際の� ��動トランジスタ2における第3-2電極間(すな� �ちゲート-ソース間)の電位差(電圧値)Vgsの経� ��的な変化(実測値)を例示する図であり、図20 は、期間P3を0.2msに設定した際の駆動トラン� �スタ2における第1-2電極間(すなわちドレイン -ソース間)の電位差(電圧値)Vdsの経時的な変� �(実測値)を例示する図である。ここでは、期 間P3の開始時点では、電圧値Vgs,Vdsがともに8V� ��設定されるように調整した。

 図10および図11と同様に、図19および図20� �横軸が期間P3の開始時からの時間経過を示し 、図19の縦軸が電圧値Vgsを示し、図20の縦軸� �電圧値Vdsを示している。

 また、図19および図20では、図10および図1 1と同様に、閾値Vthが異なる5種類の駆動トラ� ��ジスタ2に係る電圧値Vgs,Vdsの経時変化、す� �わち、上から順に、閾値Vth=6.2Vの場合の経時 変化(細線)、閾値Vth=5.2Vの場合の経時変化(細� ��線)、閾値Vth=4.2Vの場合の経時変化(細一点鎖 線)、閾値Vth=3.2Vの場合の経時変化(太線)、閾� ��Vth=2.2Vの場合の経時変化(太破線)がそれぞれ 示されている。

 電圧値Vgsについては、図19で示すように� �期間P3(経過時間=0~0.2ms)の間に閾値Vthを下回� �値まで急速に減少する。そして、期間P4に移 行する際(経過時間=0.2ms)に、駆動トランジス� ��2のゲート電位において、Vth補償用トランジ スタ3Aのゲート電位の変化による突き抜けが� ��じ、駆動トランジスタ2の電圧値Vgsが、1V以� ��急落した。その後は、駆動トランジスタ2の 電圧値Vgsは略一定で推移した。

 このように、期間P4へ移行した後に、駆� �トランジスタ2の電圧値Vgsが略一定で保持さ� ��るのは、Vth補償用トランジスタ3Aが第4-5電� �間(すなわちドレイン-ソース間)で電流が流� �得ない非導通状態となり、コンデンサ4から� ��荷が抜けないからである。

 次に、電圧値Vdsについては、図20で示す� �うに、期間P3(経過時間=0~0.2ms)の間に急激に� �少するとともに、急激な減少の途中で、期� �P3から期間P4に移行する。そして、期間P3か� �期間P4に移行する際(経過時間=0.2ms)に、いわ� ��る突き抜けが生じて、駆動トランジスタ2の 電圧値Vdsが0.5V程度急落した。その後は、駆� �トランジスタ2の電圧値Vdsは略一定で推移し� ��。

 このように、期間P4へ移行した後に、駆� �トランジスタ2の電圧値Vdsが略一定で保持さ� ��る現象は下記メカニズムによるものである� ��ここでは、図19で示すように、期間P3から期 間P4に移行する際において突き抜けによって� ��動トランジスタ2の電圧値Vgsが急落する量(� �えば1V以上)が、図10および図12で示した比較� ��象技術に係る突き抜けによって駆動トラン� ��スタ2の電圧値Vgsが急落する量(例えば約0.3~0 .4V)よりも2倍以上大きくなっているため、駆� ��トランジスタ2の電圧値Vgsが十分低下される 。その結果、駆動トランジスタ2が、ソース-� ��レイン間で漏れ電流がほとんど発生しない� ��態となるため、素子コンデンサ1cからVSS線Lv sに電荷がほとんど抜けないこととなる。

 ここで、突き抜けによって駆動トランジ� ��タ2における電圧値Vgsの急落量が増加する理 由について説明する。

 駆動トランジスタ2のゲート電圧(電圧値Vg s)のVth補償用トランジスタ3Aによる突き抜け� �電圧(突き抜け電圧、すなわちゲート電位が� ��わったときに寄生容量で電位が変動する量) MVは、Vth補償用トランジスタ3Aのゲート電位� �高電位VgH、低電位VgLを用いて、下式(4)で表� �れる。

 また、上述したように、本実施形態に係� ��Vth補償用トランジスタ3の寄生容量CgsTthA,CgdT thAについては、上式(3)の関係を成立させて、 寄生容量CgsTthAを増加させている。そして、� �式(4)で示すように、寄生容量CgsTthAの増加に� ��り、突き抜け電圧の絶対値が増大すると、� ��間P3から期間P4に移行する際に駆動トランジ スタ2のゲート電圧(電圧Vgs)が急落する量が大 きくなる。

 このように、駆動トランジスタ2における 電圧値Vgsの急落量が増大すると、駆動トラン ジスタ2がソース-ドレイン間で十分電流が流� ��得ない非導通状態となる。このため、期間P 3を短くしても、期間P4に移行した直後にデー タ書込処理が行われる画素と、期間P4に移行� ��てから相当な期間が経過された後にデータ� ��込処理が行われる画素とで、素子コンデン� ��1cから抜ける電荷量にほとんど差が出ない� �したがって、画面上における輝度ムラやク� �ストークの発生を抑制しつつ、Vth補償期間P3 を短くすることができる。

 例えば、期間P3を2msから0.2msへと1.8msも短� ��可能であり、この短縮分(1.8ms)を期間P6の延� ��に利用することで、比較対象技術のデュー� ��ィーが30%の場合には、デューティーを40.8%� �と大幅に増大させることが可能である。こ� �デューティーの増大により、視認される発� �輝度が向上するため、同じ発光輝度を実現� �せるために要する電流密度を低減させるこ� �ができる。

 以上のように、第1実施形態に係る画像表 示装置1Aでは、Vth補償用トランジスタ3Aにお� �て、第5-6電極間の寄生容量CgsTthAが、第4-6電� ��間の寄生容量CgdTthAよりも大きな値となるよ うに設定されている。このような構成により 、Vth補償用トランジスタ3Aが導通状態から非� ��通状態へと移行する際に発生する駆動トラ� ��ジスタ2のゲート電位の変化量が増大するた め、Vth補償期間P3を短くしても、駆動トラン� ��スタ2が非導通状態に至る。その結果、Vth補 償期間P3を短くしても、書込期間P4において� �素ごとに画像データ信号に応じた電荷が蓄� �されるまでに有機EL素子1に蓄積される電荷� �低下量にほとんど差が出ない。したがって� �画面上における輝度ムラやクロストークの� �生を抑制しつつ、画像表示装置1Aの長寿命化 を図ることができる。

 また、寄生容量CgsTthAを、寄生容量CgdTthA� �りも2倍以上と十分大きな値に設定すると、V th補償用トランジスタ3Aが導通状態から非導� �状態へと移行する際に駆動トランジスタ2に� ��いて発生するゲート電位の変化量が大きく� ��加する。このため、Vth補償期間P3をより短� �しても、書込期間P4に移行した際に駆動トラ ンジスタ2が非導通状態に至り易い。したが� �て、画面上における輝度ムラやクロストー� �の発生を抑制しつつ、画像表示装置1Aの長寿 命化を更に図ることができる。

 <第2実施形態>
 第1実施形態に係る画像表示装置1Aでは、Vth� ��償用トランジスタ3Aにおいて、寄生容量CgsTt hAを寄生容量CgdTthAよりも大きな値に設定する ことで、Vth補償用トランジスタ3Aが導通状態� ��ら非導通状態に移行する際に発生する駆動� ��ランジスタ2のゲート電位の低下量を増大さ せ、期間P3を短くしても、期間P4に移行した� �に駆動トランジスタ2が非導通状態に至り易� ��した。これに対し、第2実施形態に係る画像 表示装置1Bでは、画像信号線Lisに印加される� ��号の電位を適宜調整することで、期間P3を� �くしても、期間P4に移行した際に駆動トラン ジスタ2が非導通状態に至るようにしている� �

 以下、第2実施形態に係る画像表示装置1B� ��ついて説明する。

 以下では、第1実施形態と同様な部分や期 間や電位については、同じ符号を付して説明 を省略し、主に異なる点について説明する。

 図21は、画像表示装置1Bを駆動させる際の 信号波形(駆動波形)を示すタイミングチャー� ��である。図21では、図3および図18と同様に� �横軸が時刻を表し、上から順に、(a)VDD線Lvd� �印加される電位(電位Vdd)、(b)VSS線Lvsに印加さ れる電位(電位Vss)、(c)第1走査信号線Lssに印加 される信号の電位(電位Vls1)、(d)第2走査信号� �Lssに印加される信号の電位(電位Vls2)、(e)画� �信号線Lisに印加される信号の電位(電位Vlis)� �の波形が示されている。

 また、図21では、図3および図18と同様に� �有機EL素子1を1回発光させるための駆動波形� ��示されているが、1回の発光に係る期間は、 時間順次に、Cs初期化期間P1(時刻t1~t2)、準備� ��間P2(時刻t2~t3)、Vth補償期間P3(時刻t3~t4)、書� ��期間P4(時刻t4~t5)、素子初期化期間P5(時刻t5~t 6)、および発光期間P6(時刻t6~)を備えて構成さ れている。なお、書込期間P4における電位Vlis は、各有機EL素子1の発光輝度によって決まる 任意の値であるため、図21では、図3および図 18と同様に、当該電位が存在し得る範囲に斜� ��ハッチングが便宜的に付されている。

 図21で示す駆動波形では、4つの電位Vdd,Vss ,Vls1,Vls2については、図18で示したものと同一 の電位の波形を示す。

 これに対し、画像信号線Lisに印加される� ��位(電位Vlis)については、図18で示したもの� �比較して、時刻t2~t4すなわち期間P2,P3におけ� ��電位が、所定値αだけ高く設定されてVdH+α� �されている点が異なり、その他は同様な電� �の波形を示す。

 このように、期間P2,P3において電位Vlisを� ��定の高電位VdHよりも所定値αだけ高めに設� �しておくと、コンデンサ4の第8の電極4bも電� ��VdH+αに設定され、期間P3において、コンデ� �サ4に蓄積されている電荷がVSS線Lvsに対して� ��り速く且つ多めに抜ける。したがって、期� ��P3を短くしても、駆動トランジスタ2のゲー� ��電圧Vgsが十分低下するため、期間P4におい� �駆動トランジスタ2が第1-2電極間で漏れ電流� ��ほとんど発生しない状態に至る。その結果� ��期間P4では、データ書込処理前の画素にお� �て、素子コンデンサ1cからVSS線Lvsに電荷が抜 け難くなる。

 また、別の観点から見れば、期間P3にお� �る電位Vlisが、期間P4における電位Vlisの最大� ��よりも高い電位に設定されている。このよ� ��な電位の設定により、期間P4において、同� �の画像信号線Lisに対して共通に接続されて� �る複数の画素のうち、1つの画素に対してデ� ��タ書込処理が行われる際にも、他の画素の� ��動トランジスタ2において漏れ電流が発生し 難くなる。

 ところで、図21で示す駆動波形では、期� �P3から期間P4に移行する際にVth補償用トラン� ��スタ3Bが非導通状態となるのと略同時(時刻t 4)に、電位Vlisを0Vまで下げている。このVth補� ��用トランジスタ3Bが非導通状態にされるタ� �ミングと、電位Vlis(すなわち第8電極4bに印加 される電位)を下げるタイミングとの関係に� �いては、以下の点に留意することが好まし� �。

 例えば、Vth補償用トランジスタ3Bを非導� �状態とした後に、電位Vlisを下げることが好� ��しい。これは、電位Vlisが下げられてから、 Vth補償用トランジスタ3Bが非導通状態とされ� ��までに若干の期間が発生すると、この期間� ��にコンデンサ4に電荷が蓄積されて、駆動ト ランジスタ2のゲート電圧Vgsの低下を阻害す� �からである。但し、期間P3の短縮化を図る観 点から言えば、Vth補償用トランジスタ3Bを非� ��通状態としてから、電位Vlisを下げるまでの 期間は、短いほど好ましい。すなわち、Vth補 償用トランジスタ3Bを非導通状態にするタイ� ��ングと、電位Vlisを下げるタイミングとは、 同一であることが最も好ましい。

 なお、期間P2,P3において電位Vlisが、VdHよ� ��もαだけ高く設定されるが、この電位の増� �分αについては、例えば、下記のように設定 すれば良い。

 例えば、閾値電圧Vth=2.2Vの場合には、図10 で示したように、期間P3を2msとして、期間P3� �おいて駆動トランジスタ2のゲート電圧Vgsを� ��0.9Vまで下げると、図11で示したように、期� ��P4において駆動トランジスタ2が非導通状態� ��なる。これに対して、図12で示したように� �期間P3を0.2msまで短縮して、期間P2において� �動トランジスタ2のゲート電圧Vgsを約1.7Vまで しか下げなければ、図13で示したように、期� ��P4において駆動トランジスタ2で漏れ電流が� ��生する状態となってしまう。この点から、� ��間P3を0.2msまで短縮するには、期間P3の終了� ��にコンデンサ4に蓄積される電荷量を約0.8(=1 .7-0.9)V分だけ下げれば良い。より詳細には、� ��位の増加分αを、コンデンサ4ならびに他の� ��ンデンサの容量のうち、コンデンサ4の容量 が占める比率(容量比)に基づいて設定すれば� ��い。

 以上のように、第2の実施形態に係る画像 表示装置1Bでは、期間P3における電位Vlis(ここ では電位VdH+α)が、期間P4における電位Vlisの� �大値(ここでは電位VdH)よりも高い電位に設定 される。このような構成によっても、期間P3� ��短くしても、Vth補償用トランジスタ3Aが導� �状態から非導通状態へと移行する際に、駆� �トランジスタ2が漏れ電流がほとんど発生し� ��い非導通状態となる。その結果、期間P3を� �くしても、期間P4において、画素ごとに画素 データ信号に応じた電荷が蓄積されるまでに 有機EL素子1に蓄積される電荷の低下量にほと んど差が出ない。したがって、画面上におけ る輝度ムラやクロストークの発生を抑制しつ つ、画像表示装置の長寿命化を図ることがで きる。

 また、第2実施形態に係る画像表示装置1B� ��は、第1実施形態に係る画像表示装置1Aと比� ��して、以下の点でより好ましいと言える。

 寄生容量VgsTthを大きくするために、Vth補� ��用トランジスタ3Bがオーバーラップ部分の� �加によって大型化するようなこともない。� �まり、第2実施形態に係る画像表示装置1Bに� �いては、第1実施形態に係る画像表示装置1A� �比較して、電位Vlisを調整する回路を変更す� ��必要性はあるが、より簡素な画素回路7Bの� �成を採用することができる。このため、有� �EL素子1の発光輝度を調節する上で重要な駆� �トランジスタ2やコンデンサ4などを形成する ための領域が狭くなったりするような設計の 自由度の低下を回避することができる点でよ り好ましい。

 また、Vth補償用トランジスタ3Aのオーバ� �ラップ部分を精度良く調整するのと比較し� �、電位Vlisの方が容易に精度良く調整するこ� ��ができる。更に、画素回路7Bが形成された� �において、電位Vlisを調節することができる� ��でも好ましい。

 <第3実施形態>
 第2実施形態に係る画像表示装置1Bでは、電� ��Vlis(すなわちコンデンサ4の第8電極4bの電位) を適宜調整することで、期間P3を短くしても� ��期間P4に移行する際に駆動トランジスタ2が� ��導通状態となるようにした。これに対し、� ��3実施形態に係る画像表示装置1Cでは、VSS線L vsに印加される電位(すなわち駆動トランジス タ2の第2電極2sdに印加される電位)を適宜調整 することで、期間P3を短くしても、期間P4に� �行する際に駆動トランジスタ2が非導通状態� ��なるようにしている。

 以下、第3実施形態に係る画像表示装置1C� ��ついて説明する。

 以下では、第1および第2実施形態と同様� �部分や期間や電位については、同じ符号を� �して説明を省略し、主に異なる点について� �明する。

 図22は、画像表示装置1Cを駆動させる際の 信号波形(駆動波形)を示すタイミングチャー� ��である。図22では、図3、図18および図21と同 様に、横軸が時刻を示し、上から順に、(a)VDD 線Lvdに印加される電位(電位Vdd)、(b)VSS線Lvsに� ��加される電位(電位Vss)、(c)第1走査信号線Lss� ��印加される電位(電位Vls1)、(d)第2走査信号線 Lssに印加される電位(電位Vls2)、(e)画像信号線 Lisに印加される電位(電位Vlis)、の波形が示さ れている。

 また、図22では、図3、図18および図21と同 様に、有機EL素子1を1回発光させるための駆� �波形が示されているが、1回の発光に係る期� ��は、時間順次に、Cs初期化期間P1(時刻t1~t2)� �準備期間P2(時刻t2~t3)、Vth補償期間P3(時刻t3~t4 )、書込期間P4(時刻t4~t5)、素子初期化期間P5(� �刻t5~t6)、および発光期間P6(時刻t6~)を備えて� ��成されている。なお、期間P4における電位Vl isは、各有機EL素子1の発光輝度によって決ま� ��任意の値であるため、図22では、図3、図18� �よび図21と同様に、電位Vlisが存在し得る範� �に斜線ハッチングが便宜的に付されている� �

 図22で示す駆動波形では、4つの電位Vdd,Vls 1,Vls2,Vlisについては、図18で示したものと同� �の電位の波形を示す。一方、VSS線Lvsに印加� �れる電位(電位Vss)については、図18で示した� ��のと比較して、時刻t2~t4すなわち期間P2,P3に おける電位が、所定値βだけ低く設定されて- βとされている点が異なるが、その他は同様� ��電位の波形を示す。

 このように、期間P2,P3における電位Vssを0V よりもβだけ低めに設定しておくと、期間P3� �おいて、コンデンサ4に蓄積されている電荷� ��VSS線Lvsに対してより速く且つ多めに抜ける� ��したがって、期間P3を短くしても、駆動ト� �ンジスタ2のゲート電圧Vgsが十分低下する。� ��のため、期間P4において駆動トランジスタ2� ��第1-2電極間(すなわちドレイン-ソース間)で� ��れ電流がほとんど発生しない状態となる。� ��の結果、期間P4において、データ書込処理� �の画素では、素子コンデンサ1cからVSS線Lvsに 電荷が抜け難くなる。

 また、期間P3から期間P4にかけた電位Vssの 制御の観点から言えば、Vth補償用トランジス タ3Bが導通状態とされた期間においてVSS線Lvs� ��対して第1電位(ここでは、-β)が付与される� ��そして、Vth補償用トランジスタ3Bが導通状� �から非導通状態に移行するタイミングと略� �時に電位Vssが、第1電位から第1電位よりも相 対的に高い第2電位(ここでは、0V)とされる。

 ところで、図22で示す駆動波形では、期� �P3から期間P4に移行する際にVth補償用トラン� ��スタ3Bが非導通状態となるのと略同時(時刻t 4)に、電位Vssを-βから0Vへと上げている。こ� �Vth補償用トランジスタ3Bが非導通状態にされ るタイミングと、電位Vss(すなわち駆動トラ� �ジスタ2の第2電極2sdの電位)を上げるタイミ� �グとの関係については、以下の点に留意す� �ことが好ましい。

 Vth補償用トランジスタ3Bを非導通状態と� �た後に、電位Vssを上げることが好ましい。� �れは、電位Vssが上げられてからVth補償用ト� �ンジスタ3Bが非導通状態とされるまでに若干 の期間が発生すると、この期間中にコンデン サ4に電荷が蓄積され、駆動トランジスタ2の� ��ート電圧Vgsの低下を阻害するからである。� ��し、期間P3の短縮化を図る観点から言えば� �Vth補償用トランジスタ3Bを非導通状態として から、電位Vssを上げるまでの期間は、短いほ ど好ましい。すなわち、Vth補償用トランジス タ3Bを非導通状態にするタイミングと、電位V ssを上げるタイミングとは、同一であること� ��最も好ましい。

 なお、電位Vssの減少分βについては、第2� ��施形態においても説明したように、例えば� ��閾値電圧Vth=2.2Vの場合には、期間P3を0.2msま� ��短縮するには、期間P3の終了時にコンデン� �4に蓄積される電荷量を約0.8(=1.7-0.9)V分だけ� �げれば良い。より詳細には、電位の減少分β を、コンデンサ4ならびに他のコンデンサの� �量のうち、コンデンサ4の容量が占める比率( 容量比)に基づいて設定すれば良い。

 以上のように、第3の実施形態に係る画像 表示装置1Cでは、期間P3において、駆動トラ� �ジスタ2の第2電極2sdに電気的に接続されてい るVSS線Lvsに対して第1電位(ここでは、-β)が付 与される。そして、Vth補償用トランジスタ3B� ��導通状態から非導通状態に移行するタイミ� ��グと略同時に電位Vssが、第1電位から第1電� �よりも相対的に高い第2電位(ここでは、0V)と なるように制御される。このような構成によ り、期間P3を短くしても、Vth補償用トランジ� ��タ3Bが導通状態から非導通状態へと移行す� �際に、駆動トランジスタ2が実質的に非導通� ��態に至る。その結果、期間P3を短くしても� �期間P4において画素ごとに画素データ信号に 応じた電荷が蓄積されるまでに有機EL素子1に 蓄積される電荷の低下量にほとんど差が出な い。したがって、画面上における輝度ムラや クロストークの発生を抑制しつつ、画像表示 装置の長寿命化を図ることができる。

 また、第3実施形態に係る画像表示装置1C� ��、第1実施形態に係る画像表示装置1Aと比較� ��て、第2実施形態に係る画像表示装置1Bと同� ��に、有機EL素子1の発光輝度を調節する上で� ��要な駆動トランジスタ2やコンデンサ4など� �形成するための領域が狭くなったりするよ� �な設計の自由度の低下を回避することがで� �る点でより好ましい。

 また、Vth補償用トランジスタ3Aのオーバ� �ラップ部分を精度良く調整するのと比較し� �、電位Vssの方が容易に精度良く調整するこ� �ができる。更に、画素回路7Bが形成された後 において、電位Vssを調節することができる点 でも好ましい。

 <変形例>
 なお、本発明は上述の実施の形態に限定さ� ��るものではなく、本発明の要旨を逸脱しな� ��範囲において種々の変更、改良等が可能で� ��る。

 ◎例えば、上記第1実施形態に係る画像表 示装置1Aでは、駆動トランジスタ2、およびVth 補償用トランジスタ3Aが、ともにn-MISFETTFTに� �って構成されたが、これに限られず、とも� �キャリアが正孔であるタイプ(p型)のMIS構造� �採用した電界効果トランジスタの一種であ� �薄膜トランジスタ、すなわちp-MISFETTFTによっ て構成されても、上記第1実施形態に係る画� �表示装置1Aと同様な効果を得ることができる 。

 なお、p-MISFETTFTでは、n-MISFETTFTとは導通状 態と非導通状態とを切り替える際のゲート電 圧の正負が逆転するため、駆動トランジスタ 2のゲート電位の変化量(すなわち、突き抜け� ��圧)が正の値である必要性がある。しかしな がら、上記第1実施形態では、上式(4)の右辺� �(VgL-VgH)が負であったが、p-MISFETTFTでは、上式 (4)の右辺の(VgL-VgH)が正の値に置換されるため 、駆動トランジスタ2の突き抜け電圧は正の� �となる。

 ◎また、上記第1実施形態に係る画像表示 装置1Aでは、上式(3)の関係が成立するようにV th補償用トランジスタ3Aの構造を調整したが� �駆動トランジスタ2の突き抜け電圧は、画素� ��路7Aに含まれる複数のコンデンサの容量比� �どといった回路設計上の要因によって種々� �化させる必要性がある。

 ◎また、上記第1実施形態では、寄生容量 CgsTthAを増加させることで、突き抜け電圧の� �対値を増大させ、結果として、期間P3から期 間P4に移行する際に駆動トランジスタ2のゲー ト電圧(電圧Vgs)を増大させたが、これに限ら� ��ない。

 例えば、Vth補償用トランジスタ3Aの第6電� ��3gに一方電極が電気的に接続され、Vth補償� �トランジスタ3Aの第5電極3sd、すなわち駆動� �ランジスタ2の第3電極2gに他方電極が電気的� ��接続されるようにコンデンサが設けられて� ��、突き抜け電圧の絶対値の増大が可能であ� ��、第1実施形態と同様な作用効果が得られる 。

 ◎また、上記第2実施形態に係る画像表示 装置1Bでは、図21で示したように、期間P2,P3に おける電位VlisをVdHよりもαだけ高めに設定し ておき、期間P4に移行する際に電位Vlisを0Vに� ��下させたが、これに限られない。

 例えば、期間P2,P3における電位VlisをVdHと� ��、期間P4に移行する際に電位Vlisを0Vよりもα だけ低い-αに低下させて、期間P3における電� ��Vlisが、期間P4における電位Vlisの最大値より も高い電位に設定されても、上記第2実施形� �と同様な作用効果を得ることができる。こ� �ような具体的な態様について、図23を参照し つつ以下説明する。

 図23は、変形例に係る画像表示装置を駆� �させる際の信号波形(駆動波形)を示すタイミ ングチャートである。図23では、図21と同様� �項目の電位の増減を示す波形が示されてい� �。

 図23で示す駆動波形では、4つの電位Vdd,Vss ,Vls1,Vls2については、図21で示したものと同一 の電位の波形を示す。

 画像信号線Lisに印加される電位(電位Vlis)� ��ついては、図21で示したものと比較して、� �間P2,P3(時刻t2~t4)における電位Vlisが、所定値� �だけ低い値(すなわち、VdH)に設定され、期間 P4(時刻t4~t5)における電位Vlisの最小値および� �大値が所定値αだけ低く設定され、最小値が -α、最大値がVdH-αとされている。このように 、第2実施形態と比較して、期間P2~P4における 電位Vlisの絶対値は異なるものの、期間P3にお ける電位Vlisが、期間P4における電位Vlisの最� �値よりも高い電位に設定される点では変わ� �ない。

 そして、このような電位設定によっても� ��期間P3を短縮化しても、期間P3から期間P4に� ��行する際に、駆動トランジスタ2のゲート電 圧Vgsが十分低下するため、第2実施形態と同� �な作用効果が得られる。

 ◎また、上記第2実施形態に係る画像表示 装置1Bでは、駆動トランジスタ2、およびVth補 償用トランジスタ3Bが、ともにn-MISFETTFTによ� �て構成されたが、これに限られず、ともに� �ャリアが正孔であるタイプ(p型)のMIS構造を� �用した電界効果トランジスタの一種である� �膜トランジスタ、すなわちp-MISFETTFTによって 構成されても良い。

 但し、駆動トランジスタ、およびVth補償� ��トランジスタにp-MISFETTFTを適用した場合に� �、画素回路ならびにその駆動方法が異なる� �

 そこで、まず、駆動トランジスタ、およ� ��Vth補償用トランジスタにp-MISFETTFTを適用し� �画素回路ならびにその基本的な駆動方法に� �いて説明し、次に、上記第2実施形態と同様� ��、画像信号線に印加される電位を適宜調整� ��つつ、Vth補償期間を短くしても、書込期間� ��移行した際に駆動トランジスタが非導通状� ��に至るようにする方法について説明する。

 ○p型のトランジスタを適用した画素回路の 構成:
 図24は、p-MISFETTFTによって構成された駆動ト ランジスタとVth補償用トランジスタとを用い た画素回路7Pの回路構成を示す図である。

 画素回路7Pは、有機EL素子1と、4つのトラ� ��ジスタTr1~Tr4と、2つのコンデンサ4Cc,4Csとを� ��えている。

 有機EL素子1は、上記第1~第3実施形態に係� ��有機EL素子1と同様なものであり、アノード� ��極1aが、トランジスタTr2の電極R2dに対して� �気的に接続され、カソード電極1bが接地され る。

 トランジスタTr1は、有機EL素子1に対して� ��気的に直列に接続され、有機EL素子1の発光� ��度を調整するための駆動トランジスタであ� ��、電極R1d、電極R1s、および制御電極(ゲート 電極)R1gを備える。電極R1dは、トランジスタTr 2を介して有機EL素子1のアノード電極1aに対し て電気的に接続され、電極R1sは、有機EL素子1 が発光する際に高電位VDDが印加される電源線 (VDD線)Lvdに対して電気的に接続され、ゲート� ��極R1gは、コンデンサ4Ccの電極Ccaに対して電� ��的に接続される。そして、制御電極R1gに印� ��される電位により、電極R1dと電極R1sとの間� ��電流が流れる量が調整され、更に、電極R1d� ��電極R1sとの間で電流が流れ得る状態(導電状 態)と流れ得ない状態(非導電状態)とが実現さ れる。

 トランジスタTr2は、有機EL素子1に対して� ��気的に直列に接続され、有機EL素子1の発光� ��イミングを調整するための発光制御用のト� ��ンジスタであり、電極R2d、電極R2s、および� ��御電極(ゲート電極)R2gを備える。電極R2dは� �有機EL素子1のアノード電極1aに対して電気的 に接続され、電極R2sは、トランジスタTr1の電 極R1dに対して電気的に接続され、制御電極R2g は、所定の電力供給線(発光制御線)Lecに対し� ��電気的に接続される。そして、発光制御線L ecによって制御電極R2gに印加される電位によ� ��、電極R2dと電極R2sとの間で電流が流れ得る� ��態(導電状態)と流れ得ない状態(非導電状態) とが実現される。

 トランジスタTr3は、駆動トランジスタTr1� ��閾値電圧(閾値Vth)を補償するためのVth補償� �トランジスタであり、電極R3d、電極R3s、お� �び制御電極(ゲート電極)R3gを備える。電極R3d は、駆動トランジスタTr1の制御電極R1gとコン デンサ4Ccとを電気的に接続する配線に対して 電気的に接続され、電極R3sは、駆動トランジ スタTr1の電極R1dとトランジスタTr2の電極R2sと を電気的に接続する配線に対して電気的に接 続され、制御電極R3gは、所定の電力供給線(� �ートゼロ線)Latに対して電気的に接続される� ��そして、オートゼロ線Latによって制御電極R 3gに印加される電位により、電極R3dと電極R3s� ��の間で電流が流れ得る状態(導電状態)と流� �得ない状態(非導電状態)とが実現される。

 トランジスタTr4は、画素データ信号の電� ��を駆動トランジスタTr1の制御電極R1gに対し� ��作用させるか否かを調整するものであり、� ��極R4d、電極R4s、および制御電極(ゲート電極 )R4gを備える。電極R4dは、画像信号線Lisに対� �て電気的に接続され、電極R4sは、コンデン� �4Ccの電極Ccbに対して電気的に接続され、制� �電極R4gは、走査信号線Lssに対して電気的に� �続される。そして、走査信号線Lssによって� �御電極R4gに印加される電位により、電極R4d� �電極R4sとの間で電流が流れ得る状態(導電状� ��)と流れ得ない状態(非導電状態)とが実現さ� ��る。

 コンデンサ4Csは、所定の容量Csを有し、� �極Csaと電極Csbとを備える。電極Csaは、駆動� �ランジスタTr1とVDD線Lvdとを電気的に接続す� �配線に対して電気的に接続され、電極Csbは� �駆動トランジスタTr1の制御電極R1gとコンデ� �サ4Ccの電極Ccaとを電気的に接続する配線に� �して電気的に接続されることで、制御電極R1 g、電極Cca、およびVth補償用トランジスタTr3� �電極R3dに対して電気的に接続される。

 コンデンサ4Ccは、所定の容量Ccを有し、� �極Ccaと電極Ccbとを備える。電極Ccaは、駆動� �ランジスタTr1の制御電極R1g、コンデンサ4Cs� �電極Csb、およびVth補償用トランジスタTr3の� �極R3dに対して電気的に接続され、電極Ccbは� �トランジスタTr4の電極R4sに対して電気的に� �続される。

 ○p型のトランジスタを適用した画素回路の 駆動方法:
 図25は、画素回路7Pを1回発光させる駆動時� �信号波形(駆動波形)を例示するタイミングチ ャートである。図25では、横軸が時刻を表し� ��上から順に、(a)VDD線Lvdに印加される電位(電 位Vdd)、(b)オートゼロ線Latに印加される電位(� ��位Vat)、(c)発光制御線Lecに印加される電位(� �位Vec)、(d)走査信号線Lssに印加される電位(電 位Vls)、(e)画像信号線Lisに印加される電位(電� ��Vlis)、の波形が示されている。

 また、図25では、有機EL素子1を1回発光さ� ��るための駆動波形が示されているが、1回の 発光に係る期間は、時間順次に、準備期間Pa( 時刻T1~T2)、Vth補償期間Pb(時刻T2~T3)、書込期間 Pc(時刻T3~T4)、および発光期間Pd(時刻T4~T5)を備 えて構成される。なお、図25では、図3、図18� ��よび図21~図23と同様に、書込期間Pcにおける 電位Vlisが存在し得る範囲に斜線ハッチング� �便宜的に付されている。

 以下、準備期間Pa(以下「期間Pa」と適宜� �称する)、Vth補償期間Pb(以下「期間Pb」と適� �略称する)、書込期間Pc(以下「期間Pc」と適� �略称する)、および発光期間Pd(以下「期間Pd� �と適宜略称する)における動作について説明� ��る。

 期間Pa(時刻T1~T2)では、電位Vddが正の所定� ��位VDD、電位Vec,Vlsがそれぞれ所定の低電位VgL 、電位Vlisが所定の基準電位VdHに設定される� �また、期間Paに入った直後に電位Vatが所定の 高電位VgHから所定の低電位VgLに変更される。 このとき、4つのトランジスタTr1~Tr4が全て導� ��状態となり、コンデンサ4Cc,4Csに所定の電荷 が蓄積される。

 次に、期間Pb(時刻T2~T3)では、電位Vddが正� ��所定電位VDD、電位Vat,Vlsがそれぞれ所定の低 電位VgL、電位Vlisが所定の基準電位VdHにそれ� �れ設定されたままで維持される一方、電位Ve cが所定の低電位VgLから所定の高電位VgHに変� �される。

 この期間Pbでは、まず、トランジスタTr1~T r4のうち、トランジスタTr2が非導電状態に設� ��されることで、駆動トランジスタTr1の電極R 1sから電極R1dに向けて正の電荷が移動すると� ��もに、Vth補償用トランジスタTr3の電極R3sお� ��び電極R3dを介して駆動トランジスタTr1の制� ��電極R1gに向けて正の電荷が移動する。この� ��め、制御電極R1gの電位が上昇していく。そ� ��て、コンデンサ4Ccに基準電位VdHと閾値Vthと� ��差分(VdH-Vth)に相当する電荷が蓄積された時� ��で、駆動トランジスタTr1が非導通状態とな� ��。

 次に、期間Pc(時刻T3~T4)では、電位Vddが正� ��所定電位VDD、電位Vecが所定の高電位VgH、電� ��Vlsが所定の低電位VgLにそれぞれ設定された� ��まで維持される一方、電位Vatが所定の高電� ��VgHに設定される。また、電位Vlisは適宜画素 データ信号に応じた電位に設定され、最終的 に電位Vlsが所定の高電位VgHに切り替えられる 。

 この期間Pcでは、Vth補償用トランジスタTr 3が非導通状態となり、電位Vlisに応じた電荷� ��すなわち画素データ信号に応じた電荷がコ� ��デンサ4Ccに蓄積され、トランジスタTr4が非� ��通状態に移行されることで、コンデンサ4Cc� ��蓄積された電荷が画素回路7Pの外部に逃げ� �れない状態となる。

 期間Pd(時刻T4~T5)では、電位Vddが正の所定� ��位VDD、電位Vat,Vlsが所定の高電位VgH、電位Vli sが所定の高電位VdHにそれぞれ設定され、電� �Vecが所定の低電位VgLに移行する。このとき� �トランジスタTr2が導通状態となるとともに� �駆動トランジスタTr1が、画素データ信号に� �じた電流が流れ得る導通状態にある。この� �め、有機EL素子1のアノード電極1aからカソー ド電極1bに向けて、画素データ信号に応じた� ��流が流れ、有機EL素子1が所望の輝度で発光� ��る。

 ○p型のトランジスタが適用された画素回路 に係るVth補償期間の短縮化方法:
 図26は、画素回路にp型のトランジスタが適� ��された画像表示装置を駆動させる際の信号� ��形(駆動波形)を示すタイミングチャートで� �る。図26では、図25と同様な項目の電位の増� ��を示す波形が示されている。

 図26で示す駆動波形は、期間Pb(時刻T2~T3)� �おいて、画像信号線Lisに付与される電位Vlis� ��、書込期間Pc(時刻T3~T4)における電位Vlisの最 大値より低くなるように、基準電位VdHよりも 所定電位αだけ低い電位(VdH-α)に設定される� �以外は、図25で示す駆動波形と同様なものと なっている。

 このように、期間Pbにおける電位Vlisが、� ��間Pcにおける電位Vlisの最大値より低くなる� ��うに調整されることで、期間Pbにおいて、� �動トランジスタTr1が非導通状態に至るのに� �する時間が短縮化される。したがって、Vth� �償期間Pbを短くしても、Vth補償用トランジス タTr3が導通状態から非導通状態へと移行する 際に、駆動トランジスタTr1が漏れ電流がほと んど発生しない非導通状態となる。その結果 、第2実施形態と同様な作用効果を得ること� �できる。

 ◎また、上記第3実施形態に係る画像表示 装置1Cでは、図22で示したように、期間P2,P3に おいてVSS線Lvsに印加される電位Vssを0Vよりも� ��定値βだけ低めに設定しておき、期間P4に移 行する際に電位Vssを0Vに上昇させたが、これ� ��限られない。

 例えば、期間P2,P3における電位Vssを0Vとし 、期間P4に移行する際に電位Vssを0Vよりも所� �値βだけ高い電位に上昇させても良い。つま り、期間P3においてVSS線Lvsに対して第1電位(� �こでは、0V)が付与され、Vth補償用トランジ� �タ3Bが導通状態から非導通状態に移行するタ イミングと略同時に電位Vssが、第1電位から� �1電位よりも相対的に高い第2電位(ここでは� �+β)とされても良い。このような具体的な態� ��について、図27を参照しつつ以下説明する� �

 図27は、変形例に係る画像表示装置を駆� �させる際の信号波形(駆動波形)を示すタイミ ングチャートである。図27では、図22と同様� �項目の電位の増減を示す波形が示されてい� �。

 図27で示す駆動波形では、4つの電位Vdd,Vls 1,Vls2,Vlisについては、図22で示したものと同� �の電位の波形を示す。

 VSS線Lvsに印加される電位Vssについては、� ��22で示したものと比較して、期間P2,P3(時刻t2 ~t4)および期間P4(時刻t4~t5)における電位が、� �定値βだけ高くなるように制御される。つま り、電位Vssが、期間P2,P3で所定の基準電位(こ こでは0V)に設定され、期間P4で所定値βに設� �される。このように、第3実施形態と比較し� ��、期間P2~P4における電位Vssの絶対値は異な� �ものの、期間P3においてVSS線Lvsに対して第1� �位(ここでは、0V)が付与され、Vth補償用トラ� ��ジスタ3Bが導通状態から非導通状態に移行� �るタイミングと略同時に電位Vssが、第1電位� ��ら第1電位よりも相対的に高い第2電位(ここ� ��は、+β)とされる点では変わりない。

 このような電位の設定により、期間P3か� �期間P4に移行する際に、駆動トランジスタ2� �ゲート電圧Vgsが十分低下することとなり、� �果的に、第3実施形態と同様な作用効果が得� ��れる。

 ◎また、上記第3実施形態に係る画像表示 装置1Cでは、駆動トランジスタ2、およびVth補 償用トランジスタ3Bが、ともにn-MISFETTFTによ� �て構成されたが、これに限られず、ともに� �ャリアが正孔であるタイプ(p型)のMIS構造を� �用した電界効果トランジスタの一種である� �膜トランジスタ、すなわちp-MISFETTFTによって 構成されても良い。

 但し、駆動トランジスタ、およびVth補償� ��トランジスタにp-MISFETTFTを適用した場合に� �、画素回路ならびにその駆動方法が異なる� �このp型のトランジスタを適用した画素回路� ��構成については、上記の如く図24を示して� �明した画素回路7Pが挙げられる。

 ここで、画素回路7Pにおいて、上記第3実� ��形態と同様に、有機EL素子が発光する際に� �動トランジスタにおいてソースとなる電極� �印加される電位を適宜調整しつつ、Vth補償� �間を短くしても、書込期間に移行した際に� �動トランジスタが実質的に非導通状態に至� �ようにする方法について説明する。

 図28は、画素回路にp型のトランジスタが� ��用された画像表示装置を駆動させる際の信� ��波形(駆動波形)を示すタイミングチャート� �ある。図28では、図25と同様な項目の電位の� ��減を示す波形が示されている。

 図28で示す駆動波形は、期間Pb(時刻T2~T3)� �おいてVDD線Lvdに付与される電位Vddが、所定� �高電位VDDよりも所定値だけ高い電位に設定� �れる以外は、図25で示す駆動波形と同様なも のとなっている。つまり、図28で示す駆動波� ��では、期間PbにおいてVDD線Ldd(すなわち、駆� ��トランジスタTr1の電極R1s)に対して第1電位(� ��こでは、VDD+β)が付与され、Vth補償用トラン ジスタTr3が導通状態から非導通状態に移行す るタイミングと略同時に電位Vddが、第1電位� �ら第1電位よりも相対的に低い第2電位(ここ� �は、所定の高電位VDD)となるように制御され� ��。

 このように、期間Pbにおける電位Vddが、� �間Pcにおける電位Vddよりも高めに調整される ことで、期間Pbを短くしても、Vth補償用トラ� ��ジスタTr3が導通状態から非導通状態へと移� ��する際に、駆動トランジスタTr1が漏れ電流� ��ほとんど発生しない非導通状態となる。そ� ��結果、第3実施形態と同様な作用効果を得る ことができる。

 ◎また、上記実施形態では、画像表示装� ��の一例として、携帯電話機を例示して説明� ��たが、これに限られず、例えば、ノート型� ��ソコンや家庭用の薄型テレビ装置などとい� ��たその他の画像表示装置に本発明を適用し� ��も、上記実施形態と同様な効果を得ること� ��できる。

 ◎また、上記実施形態では、有機ELディ� �プレイを用いた画像表示装置を挙げて説明� �たが、本発明の適用対象はこれに限られず� �例えば、電流量によって発光輝度が調整さ� �るタイプ(電流制御型)の素子が配列された画 像表示装置に本発明を適用することができる 。