以下、本発明の放電管点灯装置の同期運� ��システム及び放電管点灯装置並びに半導体� ��積回路の実施の形態を図面を参照しながら� ��細に説明する。

 本発明は、パルス信号のみの送受信という� ��ジタル的な処理により、1以上の放電管点灯 装置の発振周波数と位相を同期させ、さらに 、起動時もしくは動作中に、1以上の放電管� �内の1つでも交流電力に位相反転が発生した� ��合に、パルス信号のみの送受信というデジ� ��ル的な処理により、全ての放電管点灯装置� ��鋸波発振器から出力されるパルス信号をリ� ��ットして同位相に修正するものである。 
実施例1
 図2は本発明の実施例1に係る放電管点灯装� �の同期運転システムの構成図である。図2に� ��いて、1以上の放電管点灯装置(この実施例� �は3つ)は、コントローラICからなる制御回路� ��1-1~1-3(本発明の半導体集積回路に対応)、SW� �ットワーク7-1~7-3、共振回路9-1~9-3、パネル30� ��併設された放電管3-1~3-3とを有し、放電管3-1 ~3-3を点灯させる。制御回路部1-1~1-3の各々のR F端子には定電流決定抵抗R2が接続され、各々 のCF端子にはコンデンサC2が接続され、各々� �CS端子にはコンデンサC6が接続されている。

 制御回路部1-1~1-3の各々のTRI端子は、共通 線2aにより共通に接続され、制御回路部1-1~1-3 の各々のPS端子は、共通線2bにより共通に接� �され、制御回路部1-1~1-3の各々のPD端子は、� �通線2cにより共通に接続されている。

 各々の放電管点灯装置において、直流電� ��Vinとグランドとの間には、ハイサイドのP型 MOSFETQp1(P型FETQp1と称する。)とローサイドのN� �MOSFETQn1(N型FETQn1と称する。)との第1直列回路� ��接続されている。P型FETQp1とN型FETQn1との接� �点とグランドGNDとの間には、コンデンサC3と トランスTの一次巻線Pとの直列回路が接続さ� ��、トランスTの二次巻線Sの一端にはリアク� �ルLrとコンデンサC4との直列回路が接続され� ��いる。

 P型FETQp1のソースに直流電源Vinが供給され 、P型FETQp1のゲートは制御回路部1-1~1-3のDRV1端 子に接続されている。N型FETQn1のゲートは制� �回路部1-1~1-3のDRV2端子に接続されている。

 トランスTの二次巻線Sの一端はリアクト� �Lrを介して放電管3-1~3-3の一方の電極に接続� �れ、放電管3-1~3-3の他方の電極はダイオードD 1,D2及び抵抗R3,R4からなる管電流検出回路に接 続されている。管電流検出回路は、放電管3-1 ~3-3に流れる電流を検出し、検出された電流� �比例した電圧を、制御回路部1-1~1-3のFB(フィ� ��ドバック)端子を介して誤差増幅器16の-端子 に出力する。

 制御回路部1-1~1-3は、図3に示すように、� �電流源CC1、定電流源CC2、パルス同期回路11、 鋸波発振器12、信号比較器13、再起動回路14、 ソフトスタート回路15、誤差増幅器16、PWMコ� �パレータ17、初期化回路18、分周器19、NANDゲ� ��ト20a、ANDゲート20b、ドライバ21a,21bを有して いる。

 直流電源Vinの電源供給Vccを受けて基準電� ��PREGが生成されて制御回路部1-1~1-3の内部の� �部に供給されている。定電流源CC1は、RF端子 を介して定電流決定抵抗R2の一端に接続され� ��定電流決定抵抗R2により任意に設定される� �電流を供給する。

 鋸波発振器12は、CF端子を介してコンデンサ C2の一端に接続され、定電流源CC2の定電流に� ��りコンデンサC2の充放電を行い、図4に示す� ��うな鋸波信号V _CF を発生させ、鋸波信号V _CF の上限値及び下限値に基づいて矩形のクロッ クCKを生成する。クロックCKは、図4に示すよ� ��に、鋸波信号V _CF に同期した立ち上がり期間がHレベルで、立� �り期間がLレベルのパルス電圧波形であり、� ��周器19及びパルス同期回路11に送られる。鋸 波発振器12は、定電流決定抵抗R2とコンデン� �C2とで決まる周波数の鋸波信号V _CF を発生する。

 鋸波発振器12は、定電流源CC2、抵抗R6,R7,R8 、FETQ3,Q4、コンパレータ121を有している。

 鋸波発振器12では、FETQ3がオフのとき定電流 源CC2の定電流によりコンデンサC2が充電され� ��、コンデンサC2の電圧、即ち、鋸波信号V _CF の信号レベルが上昇する。

 コンパレータ121の反転端子は、パルス同� ��回路11のFETQ2のゲートと抵抗R6の一端と抵抗R 7の一端とに接続され、抵抗R6の他端は電源PRE Gに接続され、抵抗R7の他端はFETQ4のドレイン� ��接続されている。コンパレータ121の非反転� ��子は、コンデンサC2の一端と定電流源CC2の� �端と抵抗R8の一端に接続されている。コンパ レータ121の出力端子は、FETQ3のゲートとFETQ4� �ゲートに接続されている。

 そして、鋸波信号V _CF の信号レベルがクロックCKの信号レベルの最� ��値Vmaxを超えると、コンパレータ121はHレベ� �を出力し、FETQ3とFETQ4はオンする。すると、� ��ロックCKの信号レベルが低下する。

 また、コンデンサC2が放電して鋸波信号V _CF の信号レベルが低下する。鋸波信号V _CF の信号レベルがクロックCKの信号レベルの最� ��値Vmin以下になると、コンパレータ121は、L� �ベルを出力し、FETQ3とFETQ4はオフする。

 このようにして、CF端子には、上限値が電� �Vmaxで下限値が電圧Vminの鋸波信号(図4の鋸波� ��号V _CF )が発生し、抵抗R6と抵抗R7との接続点にはク� ��ックCKが発生する。

 誤差増幅器16は、反転端子に入力される管� �流検出回路からの電圧V _FB と非反転端子に入力される基準電圧E1との誤� ��電圧を増幅し、その誤差電圧出力V _FBOUT をPWMコンパレータ17の非反転端子へ出力する� ��ソフトスタート回路15は、FETQ8がオフのとき CS端子に接続されたコンデンサC6を充電し、� �ンデンサC6の電圧VCSをPWMコンパレータ17の非� ��転端子に出力する。

 PWMコンパレータ17は、非反転端子に入力さ� �る誤差増幅器16からの誤差電圧出力V _FBOUT とソフトスタート回路15からの電圧V _CS とを比較し、低い方の信号が反転端子に入力 されるCF端子からの鋸波信号V _CF 以上のときにHレベルで、鋸波信号V _CF 未満のときにLレベルとなるパルス信号を生� �して、NANDゲート20aとANDゲート20bとに出力す� ��。

 分周器19は、フリップフロップ回路191とAN Dゲート192,193を有し、鋸波発振器12からのパ� �ス信号(クロックCK)を分周し、分周されたパ� ��ス信号をANDゲート192を介してNANDゲート20aに 出力するとともに、分周されたパルス信号を 反転したパルス信号(分周されたパルス信号� �対して所定のデットタイムを有しても良い� �)をANDゲート193を介してANDゲート20bに出力す� ��。

 NANDゲート20aは、分周器19からの分周され� ��パルス信号とPWMコンパレータ17からの信号� �のNAND論理を演算しドライバ21a及びDRV1端子を 介して第1駆動信号をP型FETQp1に出力する。AND� ��ート20bは、分周器19からの分周され且つ反� �されたパルス信号とPWMコンパレータ17からの 信号とのAND論理を演算しドライバ21b及びDRV2� �子を介して第2駆動信号をN型FETQn1に出力する 。

 PWMコンパレータ17、NANDゲート20a、ドライバ2 1aは、鋸波信号V _CF の半周期未満に、放電管3-1~3-3に流れる電流� �応じたパルス幅で放電管3-1~3-3に電流を流す� ��うにP型FETQp1を駆動する第1駆動信号を発生� �る。

 PWMコンパレータ17、ANDゲート20b、ドライ� �21bは、第1駆動信号と略同一パルス幅で略180� ��の位相差を持ち、第1駆動信号の発生時とは 逆方向に放電管3-1~3-3に電流を流すようにN型F ETQn1を駆動する第2駆動信号を発生する。

 以上の動作により、制御回路部1-1~1-3は、第 1駆動信号と、第1駆動信号と略同一パルス幅� ��略180度の位相差を持つ第2駆動信号とにより 、鋸波信号V _CF の周波数で、P型FETQp1,N型FETQn1を交互にオン/� �フさせて、放電管3-1~3-3に電力を供給すると� ��もに、放電管3-1~3-3を流れる電流を所定値に 制御することができる。

 次に、実施例1の放電管点灯装置の同期運 転システムの特徴とする構成について説明す る。

(パルス同期回路)
 パルス同期回路11は、FETQ1,Q2、抵抗R5、イン� ��ータ111,116、NORゲート112,114、フリップフロ� �プ回路113,115を有している。

 パルス同期回路11は、鋸波発振器12から入 力される周波数情報を伝達するクロックCKで� ��るパルス信号のLレベルによりFETQ2がオンす� ��ことで、図4に示すような同期パルス信号SY� ��発生し、同期パルス信号SYを端子TRIから共� �線2aを介して他の制御回路部に出力する。

 また、パルス同期回路11は、共通線2aに接 続された他の制御回路部からの同期パルス信 号SYをTRI端子に入力する。同期パルス信号SY� �Hレベルはインバータ111で反転されてLレベル がNORゲート114の一方の入力端子に入力される 。

 一方、NORゲート112は、クロックCK(インバ� ��タ116の入力)がHレベルで、同期パルス信号SY がLレベルのとき、Hレベルを出力する。この� ��件が揃い、フリップフロップ回路113がリセ� ��トされた状態で、同期パルス信号SYがHレベ� ��になると、フリップフロップ回路113の出力� ��子QからLレベルがNORゲート114に出力される� �NORゲート114は、フリップフロップ回路115の� �ット端子SにHレベルを出力する。このため、 フリップフロップ回路115の出力端子QからのH� ��ベルによりFETQ1がオンするため、クロックCK の信号レベルは電圧Vminとなる。

 鋸波信号V _CF の信号レベルは、電圧Vminよりも大きいため� �コンパレータ121がHレベルとなり、FETQ3とFETQ4 とがオンする。このため、コンデンサC2が放� ��される。

 その後、クロックCKがLレベルになると、� ��リップフロップ回路113がセットされ、フリ� ��プフロップ回路115がリセットされ、FETQ1が� �フしてコンデンサC2の充電が開始される。

 即ち、外部からの同期パルス信号SYの立ち� �がりを検出し、この立ち上がりタイミング� �自己の鋸波発振器12の鋸波信号V _CF を生成するためのコンデンサC2を充電から強� ��的に放電に切り換えることで、鋸波信号V _CF を外部からの同期パルス信号に同期させるこ とができる。

 なお、自己のパルス同期回路11が同期パル� �信号SYを外部に出力しているとき(即ち、FETQ2 がオンしているとき)、あるいは、自己の鋸� �発振器12の鋸波信号V _CF が放電期間中であるときには、フリップフロ ップ回路113の出力端子QからNORゲート114にHレ� ��ルが出力されるので、FETQ1はオフとなる。� �のため、鋸波発振器12の鋸波信号V _CF に変化を与えない。

(信号比較器)
 信号比較器13は、インバータ131、抵抗R9、FET Q5、NORゲート132を有している。インバータ131� ��、ANDゲート192からのパルス信号(制御信号の 位相情報であるHレベル及びLレベル)を反転し 、反転されたパルス信号VPDOをFETQ5に出力する とともにNORゲート132に出力する。

 NORゲート132は、インバータ131の出力V _PDO とPD端子を介して他の制御回路部から入力さ� ��るパルス信号V _PD とを比較し、両者の信号レベルがともにLと� �る場合には、1以上の放電管点灯装置間に発� ��するスイッチング素子Qp1,Qn1の位相外れを検 出し、位相外れ検出信号を再起動回路14に出� ��する。

(再起動回路)
 再起動回路14は、抵抗R10、FETQ6,Q7,Q8、インバ ータ141を有する。FETQ6は、信号比較器132のNOR� ��ート132からの位相外れ検出信号(Hレベル)に� ��りオンしてLレベルの再起動信号VPSを生成し 、Lレベルの再起動信号VPSをPS端子を介して共 通線2bに出力して他の制御回路部の再起動回� ��14を動作させるとともに、自己のインバー� �141に出力する。

 インバータ141は、信号比較器13からのLレ� ��ルを反転してHレベルを出力する。FETQ7,FETQ8� ��、インバータ141からのHレベルの再起動信号 によりオンし、このオン信号により初期化回 路18とソフトスタート回路15とを動作させる� �

 初期化回路18は、抵抗R12、コンデンサC7、 インバータ181を有し、ソフトスタート回路15� ��、抵抗R11、コンデンサC6を有している。

 初期化回路18において、FETQ7のオンにより コンデンサC7が放電して、コンデンサC7の電� �が低下してインバータ181にLレベルを出力す� ��。インバータ181は、Hレベルをフリップフロ ップ回路191のリセット端子Rに出力し、分周� �19を強制的にリセットする。

 ソフトスタート回路15は、FETQ8のオンによ りCS端子に接続されたコンデンサC6が放電し� �後、コンデンサC6を抵抗R11により緩やかに充 電する。

 次に、図5に示すタイミングチャートを参照 しながら位相同期外れ検出動作を説明する。 信号比較器13のPD端子には外部からパルス信� �が入力される。また、インバータ131からは� �反転されたパルス信号V _PDO が出力される。このため、時刻t1~t6では、NOR� ��ート132の出力はLレベルとなり、FETQ6がオフ� ��なる。このため、PS端子にはHレベルが出力� ��れ、FETQ7,FETQ8がオフとなるため、CS端子のコ ンデンサC6の電圧V _CS は、Hレベルとなる。

 一方、時刻t6~t7において、制御回路部の内� �信号に異常があり、パルス信号V _PDO がLレベルとなる。即ち、自己の制御回路部� �他の制御回路部との位相がずれた場合には� �外部からのパルス信号とインバータ131から� �パルス信号とがLレベルとなり、NORゲート132� ��出力はHレベルとなる。このため、FETQ6がオ� ��するため、PS端子の信号V _PS はLレベルとなり、同時に、共通線2bにより接 続された他の制御回路部のV _PS もLレベルとなる。このため、全ての制御回� �部が再起動する。

 FETQ7,FETQ8は、インバータ141からのHレベルに� ��りオンし、コンデンサC6が放電することに� �り、CS端子の電圧V _CS が低下した後、時刻t7以降にはコンデンサC6� �緩やかに充電されていく。

 このコンデンサC6の電圧V _CS はPWMコンパレータ17の非反転端子に入力され� ��。PWMコンパレータ17は、非反転端子に入力� �れる誤差増幅器16からの誤差電圧出力V _FBOUT とソフトスタート回路15からの電圧V _CS とを比較し、低い方の信号が反転端子に入力 されるCF端子からの鋸波信号V _CF 以上のときにHレベルで、鋸波信号V _CF 未満のときにLレベルとなるパルス信号を生� �して、NANDゲート20aとANDゲート20bとに出力す� ��。これにより、複数のスイッチング素子Qp1, Qn1を駆動するための駆動信号のオン期間を徐 々に増加するように制御する、ソフトスター ト動作を開始する。

 このように本実施例の放電管の同期運転� ��ステムによれば、外部から同期パルス信号� ��入力されると、コンデンサC2は強制的に充� �電され、外部からの同期パルス信号によっ� �同期して制御回路部1-1~1-3が動作する。

 即ち、共通線2aを介して複数の放電管点� �装置間で同期パルス信号を相互に送受信す� �ことにより複数の放電管3-1~3-3の各々の一端� ��周波数と位相とを揃えた電圧を印加するの� ��、複数の放電管点灯装置が遠い距離に配置� ��れても安定かつ容易に同周波数・同位相で� ��負対称の交流電力を負荷に供給できる。

 また、各放電管点灯装置間においてスイ� ��チング素子Qp1,Qn1の位相外れが発生した場合 には、制御回路部1-1~1-3は、PD端子を介して位 相外れを検出し、位相外れを検出した放電管 点灯装置の信号比較器13が動作する。さらに� ��PS端子を介して各放電管点灯装置の再起動� �路14が動作することにより、各放電管点灯装 置は再起動され、ソフトスタート動作が開始 される。

実施例2
 図6は本発明の実施例2に係る放電管点灯装� �の同期運転システムの構成図である。図6に� ��す実施例2の放電管点灯装置の同期運転シス テムは、図2に示す実施例1の放電管点灯装置� ��同期運転システムに対して、外部からの外� ��同期パルス信号を制御回路部1-1~1-3の各TRI端 子に入力した点が異なる。なお、図7は図6に� ��す実施例2の各々の放電管点灯装置の周波数 同期動作のタイミングチャートである。

 このような実施例2の放電管点灯装置の同 期運転システムであっても、実施例1の放電� �点灯装置の同期運転システムの動作と同様� �動作し、同様な効果が得られる。

実施例3
 図8は本発明の実施例3に係る放電管点灯装� �の同期運転システムの構成図である。図8に� ��いて、放電管3-1~3-2を搭載したパネル3の両� �には放電管点灯装置30a,30bが設けらている。

 放電管点灯装置30aは、制御回路部1-1~1-2、 SWネットワーク7-1~7-2、共振回路9-1~9-2、ダイ� �ードD1,D2及び抵抗R3,R4からなる管電流検出回� ��を有する。共振回路9-1の出力は、放電管3-1� ��一端に接続され、共振回路9-2の出力は、放� ��管3-2の一端に接続されている。

 放電管点灯装置30bは、制御回路部1-3~1-4、 SWネットワーク7-3~7-4、共振回路9-3~9-4、ダイ� �ードD1,D2及び抵抗R3,R4からなる管電流検出回� ��を有する。共振回路9-3の出力は、放電管3-1� ��他端に接続され、共振回路9-4の出力は、放� ��管3-2の他端に接続されている。

 制御回路部1-1~1-4の各々のTRI端子は、共通 線2aにより共通に接続され、制御回路部1-1~1-4 の各々のPS端子は、共通線2bにより共通に接� �され、制御回路部1-1~1-4の各々のPD端子は、� �通線2cにより共通に接続されている。

 放電管3-1~3-2の一端に接続した変圧器Tの� �次巻線Sと、放電管3-1~3-2の他端に接続した変 圧器Taの二次巻線Sとは、極性が異なる。この ため、放電管3-1~3-2の両端には逆位相の電圧� �印加される。

 このように本実施例の放電管点灯装置の� ��期運転システムによれば、共通線2aを介す� �複数の放電管点灯装置の制御回路部1-1~1-4間� ��同期パルス信号を相互に送受信することに� ��り複数の放電管3-1~3-2の各々の両端に、周波 数を揃え且つ位相を反転させた電圧を印加す るので、複数の放電管3-1~3-2を点灯させるこ� �ができる。

 なお、実施例3の制御回路部1-1~1-4のTRI端� �には外部同期パルス信号を入力するように� �成しても良く、この場合にも実施例3の効果� ��同様な効果が得られる。

実施例4
 図9は本発明の実施例4に係る放電管点灯装� �の構成図である。図10は図9に示す実施例4の� ��電管点灯装置に設けられた制御回路部の構� ��図である。図9に示す放電管点灯装置を複数 個並列に接続して、放電管点灯装置の同期運 転システムを構成することができる。

 実施例1乃至実施例3の放電管点灯装置は� �ハーフブリッジ構成のスイッチング素子Qp1,Q n1からなるSWネットワーク7を用いたが、実施� ��4の放電管点灯装置は、フルブリッジ構成の スイッチング素子Qp1,Qn1,Qp2,Qn2からなるSWネッ� ��ワーク7aを用いたことを特徴とする。

 図9において、直流電源Vinとグランドとの 間には、P型FETQp1とN型FETQn1との第1直列回路が 接続されている。直流電源Vinとグランドとの 間には、P型FETQp2とN型FETQn2との第2直列回路が 接続されている。

 P型FETQp1とN型FETQn1との接続点とP型FETQp2とN 型FETQn2との接続点との間には、コンデンサC3� ��トランスTの一次巻線Pとの直列回路が接続� �れている。

 P型FETQp1のソースに直流電源Vinが供給され 、P型FETQp1のゲートは制御回路部1aのDRV1端子� �接続されている。N型FETQn1のゲートは制御回� ��部1aのDRV3端子に接続されている。

 P型FETQp2のソースに直流電源Vinが供給され 、P型FETQp2のゲートは制御回路部1aのDRV2端子� �接続されている。N型FETQn2のゲートは制御回� ��部1aのDRV4端子に接続されている。

 トランスTの二次巻線Sの一端はリアクト� �Lrを介して放電管3の一方の電極に接続され� �放電管3の他方の電極はダイオードD1,D2及び� �抗R3,R4からなる管電流検出回路に接続されて いる。

 図10に示す制御回路部1aは、図3に示す制� �回路部の構成に対して、ドライバの構成が� �なる。即ち、制御回路部1aは、NANDゲート22a,2 2b、ドライバ21a~21dを有する。NANDゲート22aは� �ANDゲート192の出力とPWMコンパレータ17の出力 とのNAND論理を演算し、NAND出力をドライバ21a, 21bに出力する。NANDゲート22bは、ANDゲート193� �出力とPWMコンパレータ17の出力とのNAND論理� �演算し、NAND出力をドライバ21c,21dに出力する 。

 このように構成された実施例4の放電管点 灯装置であっても、実施例1乃至実施例3の放� ��管点灯装置の動作と同様に動作し、同様な� ��果が得られる。

 なお、本発明は、上述した実施例1乃至実 施例4の放電管点灯装置の同期運転システム� �限定されるものではない。実施例1乃至実施� ��4の放電管点灯装置では、パルス同期回路11� ��同期パルス信号(トリガ信号)のHレベル(立ち 上がり)を検出することで、同期をとるよう� �構成したが、例えば、パルス同期回路11は、 トリガ信号のLレベル(立ち下がり)を検出する ことで、同期を取るように構成しても良い。

 また、実施例1乃至実施例4の放電管点灯� �置では、鋸波発振器12を用いたが、例えば、 三角波信号を発生する三角波発振器を用いて も良い。

 また、図9に示すDRV1端子の出力とDRV3端子� ��出力及びDRV2端子の出力とDRV4端子の出力は� �それぞれ、同時にオンするのを防止するた� �にデットタイムを設けるようにしても良い� �

 さらに、複数の放電管は、少なくとも1灯 のCCFLやEEFLのような放電管、又は、コンデン� ��等と放電管とを直列に接続したものを用い� ��も良い。

発明の効果
 本発明によれば、共通線を介して1以上の放 電管点灯装置間で同期パルス信号を相互に送 受信することにより1以上の放電管の各々の� �端に周波数と位相とを揃えた電圧を印加す� �ので、1以上の放電管点灯装置が遠い距離に� ��置されても安定かつ容易に同周波数・同位� ��又は逆位相で正負対称の交流電力を負荷に� ��給できる。

 また、1以上の放電管点灯装置が遠い距離 に配置されても、システム外部から入力され る同期パルス信号を基準として、安定かつ容 易に同周波数・同位相又は逆位相で正負対称 の交流電力を負荷に供給できる。

(米国指定)
 本国際特許出願は米国指定に関し、2008年3� �24日に出願された日本国特許出願第2008-076155( 2008年3月24日出願)について米国特許法第119条( a)に基づく優先権の利益を援用し、当該開示� ��容を引用する。